超大規(guī)模集成電路物理設(shè)計:從圖分割到時序收斂(原書第2版) [美國]安德·B.卡恩
定 價:119 元
- 作者:[美國]安德·B.卡恩 等
- 出版時間:2024/5/1
- ISBN:9787111752295
- 出 版 社:機(jī)械工業(yè)出版社
- 中圖法分類:TN470.2
- 頁碼:
- 紙張:膠版紙
- 版次:
- 開本:16開
在整個現(xiàn)代芯片設(shè)計的過程中,由于其復(fù)雜性,從而使得專業(yè)軟件的廣泛應(yīng)用成為了必然。為了獲得優(yōu)異結(jié)果,使用軟件的用戶需要對底層數(shù)學(xué)模型和算法有較高的理解。此外,此類軟件的開發(fā)人員必須對相關(guān)計算機(jī)科學(xué)方面有深入的了解,包括算法性能瓶頸以及各種算法如何操作和交互。《超大規(guī)模集成電路物理設(shè)計:從圖分割到時序收斂(原書第2版)》介紹并比較了集成電路物理設(shè)計階段使用的基本算法,其中從抽象電路設(shè)計為開始并拓展到幾何芯片布局。更新后的第2版包含了物理設(shè)計的新進(jìn)展,并涵蓋了基礎(chǔ)技術(shù)。許多帶有解決方案的示例和任務(wù)使得闡述更加形象生動,并有助于加深理解。
《超大規(guī)模集成電路物理設(shè)計:從圖分割到時序收斂(原書第2版)》是電子設(shè)計自動化領(lǐng)域中為數(shù)不多的精品,適合集成電路設(shè)計、自動化、計算機(jī)專業(yè)的高年級本科生、研究生和工程界的相關(guān)人士閱讀。
隨著芯片工藝進(jìn)入5nm甚至2nm時代,芯片上布置的晶體管數(shù)量越來越多,給芯片設(shè)計帶來全新的挑戰(zhàn)。在此背景下,作者重新審視了現(xiàn)代芯片設(shè)計的基本算法體系,包括網(wǎng)表和系統(tǒng)劃分、芯片規(guī)劃、布局和布線、時序收斂等內(nèi)容,描述了現(xiàn)代芯片實現(xiàn)流程的各個階段。本書注重基礎(chǔ),全面覆蓋物理設(shè)計各個步驟里的基本算法,且兼顧芯片設(shè)計中的特定情況,提供了大量的工業(yè)界實用的新穎布局、特殊類型布線和性能驅(qū)動設(shè)計。本書每章后都精心設(shè)計了習(xí)題并提供完整的答案,還提供了原版PPT課件。本書得到了眾多業(yè)內(nèi)大咖的強烈推薦。
第2版前言
自10多年前《超大規(guī)模集成電路物理設(shè)計:從圖分割到時序收斂》出版以來,其在教學(xué)和實踐中都從廣大的讀者中獲得了積極的回應(yīng),這使得《超大規(guī)模集成電路物理設(shè)計:從圖分割到時序收斂(原書第2版)》順理成章地獲得出版。我們利用這個機(jī)會,在不對上一版書中架構(gòu)和已撰寫并論證的內(nèi)容做大的改動的前提下,對上一版進(jìn)行了修正和改進(jìn),并添加了一個關(guān)于機(jī)器學(xué)習(xí)的新章節(jié)。許多讀者已經(jīng)開始欣賞這種清晰的、圖形描述的結(jié)構(gòu),這使他們能夠理解復(fù)雜的算法關(guān)系。這一成功的秘訣也使得本書被翻譯成繁體中文,而且這個版本在其特定的市場上也很受歡迎。
即使大多數(shù)提出的算法都是“經(jīng)典”的,而且已經(jīng)有幾十年的歷史了,但對于當(dāng)今高度復(fù)雜的設(shè)計系統(tǒng),理解它們的基本特性仍然是必不可少的。這種算法知識不僅對電子設(shè)計自動化(EDA)有用,而且對其他應(yīng)用領(lǐng)域也有用。例如,任何曾經(jīng)為Dijkstra算法編程過智能、有效的尋徑功能的人都會理解并認(rèn)可這些算法可用于優(yōu)化更多的信息,包括交通和基礎(chǔ)設(shè)施項目。此外,當(dāng)使用商用EDA工具時,擁有EDA算法相關(guān)的知識會幫助讀者大大提高能力。正如很難想象一個車手在不知道引擎蓋下發(fā)生了什么的情況下駕駛賽車一樣,了解基本的算法原理可以更容易地了解、掌握和充分利用現(xiàn)代EDA系統(tǒng)。
我們要感謝所有參與編寫《超大規(guī)模集成電路物理設(shè)計:從圖分割到時序收斂(原書第2版)》的人。首先要感謝Andreas Krinke,他在設(shè)計自動化中使用了無數(shù)的練習(xí)來檢測解釋中是否存在哪怕很小的錯誤。我們也感謝Robert Fischbach和Mike Alexander所做的編輯工作。最后,我們要感謝Springer,特別是Charles Glaser,感謝他們在本書出版過程中給予的友好合作和支持。
最重要的是,我們要感謝許多學(xué)生,他們在每年舉行的講座后拿著本書向我們提出了探索性的問題。愿他們繼續(xù)保持對知識的好奇心和渴望,愿本書成為他們今后職業(yè)生涯中的忠實伴侶。
Andrew B. Kahng
Jens Lienig
Igor L. Markov
Jin Hu
第1版前言
集成電路的超大規(guī)模集成物理設(shè)計在20世紀(jì)80-90年代之間經(jīng)歷了爆炸式的發(fā)展。研究者提出的很多基本技術(shù)雖然已經(jīng)用于商業(yè)工具,但這些技術(shù)信息只發(fā)表在簡短的會議論文集里,且僅面向該領(lǐng)域的專家。到了21世紀(jì),學(xué)術(shù)界和工業(yè)界的研究者們將注意力集中到了基礎(chǔ)算法的發(fā)展比較中,并將其延伸到了大規(guī)模的最優(yōu)化問題,即匯集單點最優(yōu)化為多目標(biāo)設(shè)計流!冻笠(guī)模集成電路物理設(shè)計:從圖分割到時序收斂》用一根主線囊括了物理設(shè)計的各個方面,第1章從基本概念開始,然后逐步地延伸到高深的概念,比如物理綜合。讀者尋求額外的詳細(xì)資料時,可以查找在每章中提到的大量文獻(xiàn),包括專業(yè)的論文著作和近期的會議刊物。
第2章介紹了網(wǎng)表和系統(tǒng)劃分。首先討論了典型的問題構(gòu)想,然后是平衡圖和超圖劃分的經(jīng)典算法。最后一節(jié)是一個重要的應(yīng)用,即在多個在線可編程門陣列里進(jìn)行系統(tǒng)劃分,運用在高速仿真功能驗證的背景下。
第3章介紹了芯片規(guī)劃,包括布圖規(guī)劃、電源-地線規(guī)劃和輸入輸出的分配。本章涉及的主題和技術(shù)很廣,從圖論方面的塊壓縮、模擬退火優(yōu)化到具有封裝意識的輸入輸出規(guī)劃。
第4章介紹了超大規(guī)模集成布局,涵蓋了一些實際問題的陳述。布局分為全局布局和詳細(xì)布局,并首先介紹了傳統(tǒng)上用于全局布局的幾個算法框架。詳細(xì)布局的算法則單獨在一節(jié)里講述。在布局方面,回顧了當(dāng)今最好的方法,并對那些想實現(xiàn)大規(guī)模布局軟件工具的讀者給出了建議。
第5章和第6章介紹了全局布線和詳細(xì)布線, 這在研究文獻(xiàn)上受到了極大關(guān)注,因為布線影響可制造性與芯片產(chǎn)量優(yōu)化。這兩章的主題涵蓋用圖模型表示的版圖及其在這些模型中的單網(wǎng)和多網(wǎng)布線。首先討論了新穎的全局布線器,接著在詳細(xì)設(shè)計中進(jìn)行優(yōu)化,進(jìn)一步解決特殊類型的制造缺陷。
第7章介紹了特殊布線,即幾類不適合在第5章和第6章介紹的全局布線和詳細(xì)布線范例。其中包括通常應(yīng)用在印制電路板的非Manhattan區(qū)域布線、每個同步數(shù)字電路需要的時鐘樹布線。不僅在算法方面,還探討了工藝可變性對時鐘樹布線的影響,以及降低這種影響的手段。
第8章介紹了時序收斂,其視角特別獨特。它完全覆蓋了布局、布線和網(wǎng)表重組中的時序分析和相關(guān)最優(yōu)化。8.6節(jié)匯集前幾章所涉及的所有技術(shù),成為一個擴(kuò)展的設(shè)計流程,即用一張流程圖來詳細(xì)闡述,并通過幾張圖和大量的參考文獻(xiàn)來逐步討論。
《超大規(guī)模集成電路物理設(shè)計:從圖分割到時序收斂》沒有將物理設(shè)計之前的內(nèi)容或者電子設(shè)計自動化的其他領(lǐng)域列出。本書向讀者介紹了電子設(shè)計自動化產(chǎn)業(yè)和基本的電子設(shè)計自動化概念,涉及重要的圖概念和算法分析,并仔細(xì)地定義了術(shù)語,用偽代碼表示出了基本算法。書中有很多插圖,每章最后也有一系列習(xí)題且答案都在附錄里。與其他物理設(shè)計的書不一樣,我們盡力避免不切實際和不必要的復(fù)雜算法。在許多示例里,我們對幾種主流算法技術(shù)進(jìn)行了比較,并向讀者推薦了包含其他實驗結(jié)果的出版物。
《超大規(guī)模集成電路物理設(shè)計:從圖分割到時序收斂》中的一些章節(jié)內(nèi)容參照了在2006年由Springer出版社出版的《電子版圖綜合電路——設(shè)計自動化的基本算法》。
感謝我們的同事和學(xué)生對《超大規(guī)模集成電路物理設(shè)計:從圖分割到時序收斂》的早期版本進(jìn)行了校對,并提出了一些改進(jìn)意見,他們是(按英文字母順序排列):Matthew Guthaus、 Kwangok Jeong、 Seokhyeong Kang、 Johann Knechtel、 Andreas Krinke、 Jingwei Lu、 Nancy MacDonald、 Jarrod Roy、 Kambiz Samadi、 Yen-Kuan Wu和Hailong Yao。
第8章中的全局布局和時鐘布線圖是由Myung-Chul Kim和Dong-Jin Lee提供的。附錄中的單元庫是由PMC-Sierra公司的Bob Bullock、 Dan Clein和Bill Lye提供的;附錄中的版圖和原理圖是Matthias Thiele生成的。本書的工作得到了美國國家自然科學(xué)基金會杰出青年教授獎(CAREER award 0448189)、德州儀器和SUN公司的部分支持。
希望讀者能夠從《超大規(guī)模集成電路物理設(shè)計:從圖分割到時序收斂》的閱讀中找到興趣,為專業(yè)提升提供幫助。
Andrew B. Kahng
Jens Lienig
Igor L. Markov
Jin Hu
Andrew B.Kahng是美國加州大學(xué)圣地亞哥分校計算機(jī)科學(xué)與工程(CSE)系和電子與計算機(jī)工程(ECE)系教授,并擔(dān)任高性能計算領(lǐng)域的名譽主席。他曾在Cadence公司(1995~1997年)擔(dān)任訪問科學(xué)家,并且是Blaze DFM公司的創(chuàng)始人、董事長和首席技術(shù)官(2004~2006年)。
Jens Lienig是德國德累斯頓工業(yè)大學(xué)(TUD)電氣工程教授。他也是TUD機(jī)電與電子設(shè)計研究所的所長。他曾在Tanner Research公司(1996~1999年)和Robert Bosch公司(1999~2002年)擔(dān)任項目經(jīng)理。
Igor L.Markov是IEEE會士和ACM杰出科學(xué)家。除了在美國密歇根大學(xué)擔(dān)任電氣工程與計算機(jī)科學(xué)教授外,他還曾在谷歌公司(2014~2017年)工作,并且自2018年以來一直在Facebook/Meta公司工作。
Jin Hu是美國密歇根大學(xué)計算機(jī)科學(xué)與工程(CSE)系的博士生。之后,她先后在IBM公司(2013~2017年)、Bloomberg公司(2017~2019年)和Two Sigma Insurance Quantified(TSIQ)公司(自2019年以來)工作。
目 錄
序
第2版前言
第1版前言
第1章 緒論1
1.1 電子設(shè)計自動化(EDA)1
1.2 VLSI設(shè)計流程4
1.3 VLSI設(shè)計模式8
1.4 版圖層和設(shè)計規(guī)則12
1.5 物理設(shè)計優(yōu)化14
1.6 算法復(fù)雜度15
1.7 圖論術(shù)語17
1.8 常用EDA術(shù)語20
參考文獻(xiàn)22
第2章 網(wǎng)表和系統(tǒng)劃分23
2.1 引言23
2.2 術(shù)語24
2.3 優(yōu)化目標(biāo)25
2.4 劃分算法25
2.4.1 Kernighan–Lin(KL)算法25
2.4.2 擴(kuò)展的KL 算法29
2.4.3 Fiduccia- Mattheyses(FM)算法30
2.5 多級劃分框架36
2.5.1 結(jié)群37
2.5.2 多級劃分37
第2章練習(xí)38
參考文獻(xiàn)39
第3章 芯片規(guī)劃40
3.1 布圖規(guī)劃介紹41
3.2 布圖規(guī)劃的優(yōu)化目標(biāo)42
3.3 術(shù)語43
3.4 布圖的表示45
3.4.1 從布圖到一個約束圖對45
3.4.2 從布圖到一個序列對47
3.4.3 從序列對到一個布圖47
3.5 布圖規(guī)劃算法52
3.5.1 布圖尺寸變化52
3.5.2 群生長56
3.5.3 模擬退火60
3.5.4 集成布圖規(guī)劃算法63
3.6 引腳分配63
3.7 電源和地線布線67
3.7.1 電源和地線網(wǎng)分布設(shè)計67
3.7.2 平面布線68
3.7.3 網(wǎng)格布線69
第3章練習(xí)71
參考文獻(xiàn)72
第4章 全局和詳細(xì)布局74
4.1 引言74
4.2 優(yōu)化目標(biāo)75
4.3 全局布局81
4.3.1 最小割布局82
4.3.2 解析布局88
4.3.3 模擬退火95
4.3.4 現(xiàn)代布局算法97
4.4 合法化和詳細(xì)布局99
第4章練習(xí)100
參考文獻(xiàn)101
第5章 全局布線104
5.1 引言104
5.2 術(shù)語和定義106
5.3 優(yōu)化目標(biāo)108
5.4 布線區(qū)域的表示110
5.5 全局布線流程112
5.6 單網(wǎng)布線112
5.6.1 矩形布線112
5.6.2 連通圖中的全局布線117
5.6.3 用Dijkstra算法找最短路徑121
5.6.4 用A*搜索算法找最短路徑126
5.7 全網(wǎng)表布線127
5.7.1 整數(shù)線性規(guī)劃布線127
5.7.2 拆線重布(RRR)130
5.8 現(xiàn)代全局布線132
5.8.1 模式布線133
5.8.2 協(xié)商擁塞布線133
第5章練習(xí)134
參考文獻(xiàn)135
第6章 詳細(xì)布線137
6.1 術(shù)語137
6.2 水平和垂直約束圖140
6.2.1 水平約束圖140
6.2.2 垂直約束圖141
6.3 通道布線算法142
6.3.1 左邊算法142
6.3.2 Dogleg布線145
6.4 開關(guān)盒布線147
6.4.1 術(shù)語148
6.4.2 開關(guān)盒布線算法148
6.5 OTC與全局單元布線算法150
6.5.1 OTC布線方法151
6.5.2 OTC布線算法151
6.6 詳細(xì)布線的現(xiàn)代挑戰(zhàn)152
第6章練習(xí)154
參考文獻(xiàn)155
第7章 特殊布線157
7.1 區(qū)域布線157
7.1.1 簡介157
7.1.2 線網(wǎng)順序159
7.2 非Manhattan布線161
7.2.1 八向Steiner樹161
7.2.2 八向迷宮搜索163
7.3 時鐘布線163
7.3.1 術(shù)語164
7.3.2 時鐘樹布線問題的提出166
7.4 現(xiàn)代時鐘樹綜合168
7.4.1 構(gòu)建全局零偏移時鐘樹168
7.4.2 含擾動時鐘樹緩沖插入175
第7章練習(xí)178
參考文獻(xiàn)179
第8章 時序收斂181
8.1 引言181
8.2 時序分析和性能約束183
8.2.1 靜態(tài)時序分析184
8.2.2 使用零松弛算法進(jìn)行時延預(yù)算188
8.3 時序驅(qū)動布局192
8.3.1 基于線網(wǎng)的技術(shù)193
8.3.2 在線性規(guī)劃的布局中使用STA 195
8.4 時序驅(qū)動布線196
8.4.1 有界半徑有界代價算法197
8.4.2 Prim-Dijkstra算法的折衷198
8.4.3 源-匯時延的最小化199
8.5 物理綜合201
8.5.1 改變門大小201
8.5.2 緩沖插入202
8.5.3 網(wǎng)表重構(gòu)203
8.6 性能驅(qū)動設(shè)計流程206
8.7 結(jié)論213
第8章練習(xí)215
參考文獻(xiàn)216
第9章 附錄218
9.1 在物理設(shè)計中的機(jī)器學(xué)習(xí)218
9.1.1 介紹218
9.1.2 機(jī)器學(xué)習(xí):在物理設(shè)計中的前景與挑戰(zhàn)218
9.1.3 標(biāo)準(zhǔn)機(jī)器學(xué)習(xí)應(yīng)用219
9.1.4 物理設(shè)計的機(jī)器學(xué)習(xí)現(xiàn)狀220
9.1.5 未來發(fā)展223
9.2 章節(jié)練習(xí)的答案223
9.2.1 第2章:網(wǎng)表和系統(tǒng)劃分223
9.2.2 第3章:芯片規(guī)劃226
9.2.3 第4章:全局和詳細(xì)布局229
9.2.4 第5章:全局布線232
9.2.5 第6章:詳細(xì)布線235
9.2.6 第7章:特殊布線239
9.2.7 第8章:時序收斂247
9.3 CMOS單元布局示例251
參考文獻(xiàn)253