目 錄

第1章 VLSI設(shè)計概述
1.1 系統(tǒng)及系統(tǒng)集成
1.1.1 信息鏈
1.1.2 模塊與硬件
1.1.3 系統(tǒng)集成
1.2 VLSI設(shè)計方法與管理
1.2.1 設(shè)計層次與設(shè)計方法
1.2.2 復(fù)雜性管理
1.2.3 版圖設(shè)計理念
1.3 VLSI設(shè)計技術(shù)基礎(chǔ)與主流制造技術(shù)
1.4 新技術(shù)對VLSI的貢獻(xiàn)
1.5 設(shè)計問題與設(shè)計工具
1.6 一些術(shù)語與概念 目 錄

第1章 VLSI設(shè)計概述
1.1 系統(tǒng)及系統(tǒng)集成
1.1.1 信息鏈
1.1.2 模塊與硬件
1.1.3 系統(tǒng)集成
1.2 VLSI設(shè)計方法與管理
1.2.1 設(shè)計層次與設(shè)計方法
1.2.2 復(fù)雜性管理
1.2.3 版圖設(shè)計理念
1.3 VLSI設(shè)計技術(shù)基礎(chǔ)與主流制造技術(shù)
1.4 新技術(shù)對VLSI的貢獻(xiàn)
1.5 設(shè)計問題與設(shè)計工具
1.6 一些術(shù)語與概念
1.7 本書主要內(nèi)容與學(xué)習(xí)方法指導(dǎo)
練習(xí)與思考一
第2章 MOS器件與工藝基礎(chǔ)
2.1 MOS晶體管基礎(chǔ)
2.1.1 MOS晶體管結(jié)構(gòu)及基本工作原理
2.1.2 MOS晶體管的閾值電壓VT
2.1.3 MOS晶體管的電流—電壓方程
2.1.4 MOS器件的平方律轉(zhuǎn)移特性
2.1.5 MOS晶體管的跨導(dǎo)gm
2.1.6 MOS器件的直流導(dǎo)通電阻
2.1.7 MOS器件的交流電阻
2.1.8 MOS器件的最高工作頻率
2.1.9 MOS器件的襯底偏置效應(yīng)
2.1.10 CMOS結(jié)構(gòu)
2.2 CMOS邏輯部件
2.2.1 CMOS倒相器設(shè)計
2.2.2 CMOS與非門和或非門的結(jié)構(gòu)及其等效倒相器設(shè)計方法
2.2.3 其他CMOS邏輯門
2.2.4 D觸發(fā)器
2.2.5 內(nèi)部信號的分布式驅(qū)動結(jié)構(gòu)
2.3 MOS集成電路工藝基礎(chǔ)
2.3.1 基本的集成電路加工工藝
2.3.2 CMOS工藝簡化流程
2.3.3 Bi?CMOS工藝技術(shù)
2.4 版圖設(shè)計
2.4.1 簡單MOSFET版圖
2.4.2 大尺寸MOSFET的版圖設(shè)計
2.4.3 失配與匹配設(shè)計
2.5 發(fā)展的MOS器件技術(shù)
2.5.1 物理效應(yīng)對器件特性的影響
2.5.2 材料技術(shù)
2.5.3 器件結(jié)構(gòu)
練習(xí)與思考二
第3章 設(shè)計與工藝接口
3.1 設(shè)計與工藝接口問題
3.1.1 基本問題——工藝線選擇
3.1.2 設(shè)計的困惑
3.1.3 設(shè)計與工藝接口
3.2 工藝抽象
3.2.1 工藝對設(shè)計的制約
3.2.2 工藝抽象
3.3 電學(xué)設(shè)計規(guī)則
3.3.1 電學(xué)規(guī)則的一般描述
3.3.2 器件模型參數(shù)
3.3.3 模型參數(shù)的離散及仿真方法
3.4 幾何設(shè)計規(guī)則
3.4.1 幾何設(shè)計規(guī)則描述
3.4.2 一個版圖設(shè)計的例子
3.5 工藝檢查與監(jiān)控
3.5.1 PCM（Process Control Monitor）
3.5.2 測試圖形及參數(shù)測量
本章結(jié)束語
練習(xí)與思考三
第4章 晶體管規(guī)則陣列設(shè)計技術(shù)
4.1 晶體管陣列及其邏輯設(shè)計應(yīng)用
4.1.1 全NMOS結(jié)構(gòu)ROM
4.1.2 ROM版圖
4.2 MOS晶體管開關(guān)邏輯
4.3 PLA及其拓展結(jié)構(gòu)
4.3.1 “與非—與非”陣列結(jié)構(gòu)
4.3.2 “或非—或非”陣列結(jié)構(gòu)
4.3.3 多級門陣列(MGA)
4.4 門陣列
4.4.1 門陣列單元
4.4.2 整體結(jié)構(gòu)設(shè)計準(zhǔn)則
4.4.3 門陣列在VLSI設(shè)計中的應(yīng)用形式
4.5 晶體管規(guī)則陣列設(shè)計技術(shù)應(yīng)用示例
練習(xí)與思考四
第5章 單元庫設(shè)計技術(shù)
5.1 單元庫概念
5.2 標(biāo)準(zhǔn)單元設(shè)計技術(shù)
5.2.1 標(biāo)準(zhǔn)單元描述
5.2.2 標(biāo)準(zhǔn)單元庫設(shè)計
5.2.3 輸入／輸出單元（I/O PAD）
5.3 積木塊設(shè)計技術(shù)
5.4 單元庫技術(shù)的拓展
本章結(jié)束語
練習(xí)與思考五
第6章 微處理器
6.1 系統(tǒng)結(jié)構(gòu)概述
6.2 微處理器單元設(shè)計
6.2.1 控制器單元
6.2.2 算術(shù)邏輯單元（ALU）
6.2.3 乘法器
6.2.4 移位器
6.2.5 寄存器
6.2.6 堆棧
6.3 存儲器組織
6.3.1 存儲器組織結(jié)構(gòu)
6.3.2 行譯碼器結(jié)構(gòu)
6.3.3 列選擇電路結(jié)構(gòu)
6.4 微處理器的輸入/輸出單元
6.4.1 P0口單元結(jié)構(gòu)
6.4.2 P1口單元結(jié)構(gòu)
6.4.3 P2口單元結(jié)構(gòu)
6.4.4 P3口單元結(jié)構(gòu)
本章結(jié)束語
練習(xí)與思考六

第7章 測試技術(shù)和可測試性設(shè)計
7.1 VLSI可測試性的重要性
7.2 測試基礎(chǔ)
7.2.1 內(nèi)部節(jié)點測試方法的測試思想
7.2.2 故障模型
7.2.3 可測試性分析
7.2.4 測試矢量生成
7.3 可測試性設(shè)計
7.3.1 分塊測試
7.3.2 可測試性的改善設(shè)計
7.3.3 內(nèi)建自測試技術(shù)
7.3.4 掃描測試技術(shù)
本章結(jié)束語
練習(xí)與思考七
第8章 模擬單元與變換電路
8.1 模擬集成單元中的基本元件
8.1.1 電阻
8.1.2 電容
8.2 基本偏置電路
8.2.1 電流偏置電路
8.2.2 電壓偏置電路
8.3 放大電路
8.3.1 單級倒相放大器
8.3.2 差分放大器
8.3.3 源極跟隨器
8.3.4 MOS輸出放大器
8.4 運算放大器
8.4.1 普通兩級CMOS運放
8.4.2 采用共源—共柵（cascode）輸出級的CMOS運放
8.4.3 采用推挽輸出級的CMOS運放
8.4.4 采用襯底NPN管輸出級的CMOS運放
8.4.5 采用共源—共柵輸入級的CMOS運放
8.5 電壓比較器
8.5.1 電壓比較器的電壓傳輸特性
8.5.2 差分電壓比較器
8.5.3 兩級電壓比較器
8.6 D/A、A/D變換電路
8.6.1 D/A變換電路
8.6.2 A/D變換電路
本章結(jié)束語
練習(xí)與思考八

第9章 微機電系統(tǒng)（MEMS）
9.1 MEMS器件概念
9.1.1 幾種簡單的MEMS結(jié)構(gòu)
9.1.2 集成微系統(tǒng)
9.1.3 多能域問題和復(fù)雜性設(shè)計問題
9.2 CMOS MEMS
9.2.1 材料的復(fù)用性
9.2.2 工藝的兼容性
9.3 MEMS器件描述與分析
9.3.1 簡單梁受力與運動分析
9.3.2 Pull?in現(xiàn)象
9.4 MEMS器件建模與仿真
9.4.1 等效電路建�；�礎(chǔ)：類比
9.4.2 MEMS器件等效電路宏模型
9.4.3 器件特性與仿真
本章結(jié)束語
練習(xí)與思考九
第10章 設(shè)計系統(tǒng)與設(shè)計技術(shù)
10.1 設(shè)計系統(tǒng)的組織
10.1.1 管理和支持軟件模塊
10.1.2 數(shù)據(jù)庫
10.1.3 應(yīng)用軟件
10.2 設(shè)計流程與軟件的應(yīng)用
10.2.1 高度自動化的設(shè)計
10.2.2 計算機輔助版圖設(shè)計
10.2.3 單元庫設(shè)計
10.3 設(shè)計綜合技術(shù)
10.3.1 硬件描述語言HDL
10.3.2 設(shè)計優(yōu)化
10.4 可制造性設(shè)計(DFM)
10.4.1 一些特殊的問題
10.4.2 DFM技術(shù)示例
本章結(jié)束語
參考文獻(xiàn)