第1章　功率半導(dǎo)體器件基礎(chǔ) 1 1.1 概述 1 1.2 雪崩擊穿 3 1.2.1 碰撞電離率與Ec增強(qiáng) 3 1.2.2 雪崩擊穿的分析方法 8 1.3 結(jié)終端技術(shù)與RESURF技術(shù) 9 1.3.1 結(jié)終端技術(shù) 9 1.3.2 RESURF技術(shù) 20 1.4 功率MOS晶體管 22 1.5 IGBT 24 1.6 寬禁帶功率半導(dǎo)體器件 25 參考文獻(xiàn) 27 第2章 超結(jié)器件耐壓原理與電場分布 30 2.1 超結(jié)器件基本結(jié)構(gòu) 30 2.2 電荷場調(diào)制 32 2.2.1 電荷場分析 32 2.2.2 電荷場的普適性 34 2.3 超結(jié)耐壓層電場分布 35 2.3.1 超結(jié)器件耐壓層電場概述 36 2.3.2 電場分布解析 37 2.3.3 特征厚度與電荷場 47 2.4 超結(jié)電場的二維性 49 2.4.1 超結(jié)電荷場的二維性 49 2.4.2 超結(jié)矢量場與電場三維分布 53 2.4.3 等勢關(guān)系 54 2.5 超結(jié)器件全域優(yōu)化與設(shè)計(jì) 57 2.5.1 功率半導(dǎo)體器件雪崩擊穿路徑 58 2.5.2 黃金分割優(yōu)化法 59 2.5.3 神經(jīng)網(wǎng)絡(luò)預(yù)測 59 參考文獻(xiàn) 62 第3章 縱向超結(jié)器件 63 3.1 超結(jié)器件NFD模式 63 3.1.1 VB歸一化系數(shù)與電荷場歸一化因子 64 3.1.2 NFD模式 66 3.1.3 Ron,min歸一化判斷依據(jù) 69 3.1.4 縱向超結(jié)器件設(shè)計(jì) 71 3.1.5 超結(jié)器件Ec增強(qiáng) 78 3.2 縱向超結(jié)器件Ron,min理論 79 3.2.1 Ron,min物理與解析基礎(chǔ) 79 3.2.2 縱向超結(jié)R-阱模型 83 3.2.3 縱向超結(jié)Ron,min優(yōu)化法 87 3.2.4 全域Ron,sp和電荷場歸一化因子與Ron,sp-VB關(guān)系 91 3.2.5 超結(jié)尺寸極限與3-D超結(jié)Ron,min 98 3.3 縱向半超結(jié)器件Ron,min優(yōu)化 104 3.3.1 縱向半超結(jié)二維勢、場解析 105 3.3.2 縱向半超結(jié)Ron,min優(yōu)化 108 3.4 縱向超結(jié)器件電流特性與安全工作區(qū) 114 3.4.1 電流特性 114 3.4.2 安全工作區(qū) 115 3.5 縱向超結(jié)器件瞬態(tài)特性 120 3.6 縱向超結(jié)器件實(shí)驗(yàn) 125 3.7　SiC超結(jié)器件 133 3.7.1 SiC一般特性 133 3.7.2 SiC超結(jié)Ron,min 137 參考文獻(xiàn) 140 第4章 橫向超結(jié)器件 144 4.1 橫向超結(jié)器件SAD效應(yīng) 144 4.2 ES模型 145 4.2.1 ES模型簡介 145 4.2.2 SAD效應(yīng)與理想襯底條件 149 4.2.3 CCL摻雜分布 152 4.3 橫向超結(jié)器件Ron,min優(yōu)化 158 4.3.1 橫向超結(jié)與縱向超結(jié)器件Ron,min優(yōu)化比較 158 4.3.2 橫向超結(jié)N、Ld設(shè)計(jì) 160 4.3.3 橫向超結(jié)Ron,sp-VB關(guān)系 163 4.4 橫向超結(jié)器件設(shè)計(jì) 165 4.5 橫向超結(jié)器件實(shí)驗(yàn) 172 4.5.1 體硅襯底的橫向單元胞超結(jié)器件實(shí)驗(yàn) 173 4.5.2 SOI襯底的SJ/ENDIF橫向超結(jié)器件實(shí)驗(yàn) 176 4.5.3 基于歸一化導(dǎo)電優(yōu)化的半超結(jié)實(shí)驗(yàn) 182 4.5.4 超結(jié)Ron,sp 關(guān)系初步實(shí)驗(yàn) 186 參考文獻(xiàn) 189 第5章 典型超結(jié)器件結(jié)構(gòu) 193 5.1 縱向超結(jié)器件結(jié)構(gòu) 193 5.1.1 超結(jié)器件典型制造工藝 193 5.1.2 縱向超結(jié)器件新結(jié)構(gòu) 196 5.2 橫向超結(jié)器件結(jié)構(gòu) 197 5.2.1 抑制SAD效應(yīng)的典型方法 197 5.2.2 橫向超結(jié)器件新結(jié)構(gòu) 198 5.3 超結(jié)IGBT器件 200 5.3.1 準(zhǔn)單極異位輸運(yùn)模式 201 5.3.2 全域電導(dǎo)調(diào)制型超結(jié)IGBT 205 5.4 寬禁帶超結(jié)器件 206 5.4.1 SiC超結(jié)器件結(jié)構(gòu) 207 5.4.2 GaN超結(jié)器件結(jié)構(gòu) 208 5.5 高K耐壓層及器件新結(jié)構(gòu) 209 5.5.1 高K耐壓層機(jī)理 210 5.5.2 高K器件新結(jié)構(gòu) 211 參考文獻(xiàn) 213 第6章 勻場器件 222 6.1 勻場耐壓層 222 6.1.1 表面與體內(nèi)MIS調(diào)制 222 6.1.2 新型勻場耐壓層勻場機(jī)制 223 6.2 勻場機(jī)理與模型 224 6.2.1 電荷自平衡 224 6.2.2 周期場調(diào)制模型 227 6.3 勻場器件 233 6.3.1 具有勻場耐壓層的LDMOS器件 233 6.3.2 互補(bǔ)耗盡機(jī)理與C-HOF器件 236 6.3.3 三維體內(nèi)曲率效應(yīng)與Trench-stop器件 241 6.4 勻場介質(zhì)終端技術(shù) 242 6.5 勻場耐壓層實(shí)驗(yàn) 247 6.5.1 勻場耐壓層實(shí)現(xiàn)關(guān)鍵工藝 247 6.5.2 勻場耐壓層工藝仿真 249 6.6 勻場器件實(shí)驗(yàn) 251 6.6.1 勻場LDMOS器件實(shí)驗(yàn) 251 6.6.2 C-HOF LDMOS器件實(shí)驗(yàn) 254 6.6.3 具有漏端耗盡截止槽的C-HOF LDMOS器件實(shí)驗(yàn) 257 6.6.4 介質(zhì)終端技術(shù)實(shí)驗(yàn) 259 6.7 勻場耐壓層應(yīng)用探索 261 6.7.1 SOI器件 261 6.7.2 高壓互連技術(shù)與體內(nèi)曲率結(jié)擴(kuò)展技術(shù) 265 6.8 非完全式雪崩擊穿原理與more silicon發(fā)展 266 參考文獻(xiàn) 274 附錄1 功率半導(dǎo)體器件基本圖表 276 1.1 功率半導(dǎo)體材料性質(zhì) 276 1.2 給定耐壓層長度L下的硅的理想擊穿電壓VB 276 1.3 給定耐壓層長度L下的理想平均電場Ep0 277 1.4 給定耗盡距離ts下的最高摻雜濃度Nmax與優(yōu)化摻雜濃度N的范圍 277 1.5 給定耗盡距離t下的最高摻雜劑量Dmax與優(yōu)化摻雜劑量D的范圍 277 1.6 給定摻雜濃度N下的比導(dǎo)通電阻Ron,sp 279 附錄2 超結(jié)傅里葉級數(shù)法解的化簡與電荷場歸一化 280 附錄3 神經(jīng)網(wǎng)絡(luò)實(shí)例 287 附錄4 R-阱與Ron,min優(yōu)化算法 289 附錄5 橫向超結(jié)耐壓層三維勢、場傅里葉級數(shù)法 290 附錄6 本書功率器件發(fā)展樹Power tree 294