定 價:129 元
叢書名:電子與嵌入式系統(tǒng)設(shè)計譯叢
- 作者:[美]簡·拉貝艾(Jan Rabaey)
- 出版時間:2019/11/1
- ISBN:9787111638278
- 出 版 社:機械工業(yè)出版社
- 中圖法分類:TN431.2
- 頁碼:
- 紙張:膠版紙
- 版次:
- 開本:16開
《低功耗設(shè)計精解》是一本面向研究生的解決低功耗數(shù)字集成電路設(shè)計的書。本書同樣對廣大專業(yè)人員有借鑒意義。本書除了提供了一種低功耗設(shè)計的教學指導之外,也提供了功耗設(shè)計各個層面的系統(tǒng)方法。這本書是基于在高校及企業(yè)范圍內(nèi)相關(guān)教學內(nèi)容的延伸,所有章節(jié)都有專門定制的自學內(nèi)容。每一章都根據(jù)不同難易程度進行了設(shè)置。本書采用了獨特的敘述方式。而不是傳統(tǒng)的長篇累牘式的敘述,全書使用圖表和圖像伴隨文字的形式,使得讀者更容易理解。
1.本書詳細闡述了不同抽象層的低功耗設(shè)計方法(包含電路,架構(gòu),算法及系統(tǒng),時鐘,互聯(lián)線,存儲器等)以及設(shè)計挑戰(zhàn)和工藝限制2.適合集成電路設(shè)計領(lǐng)域的研發(fā)工程師或研究員,以及大學相關(guān)專業(yè)的本科生和研究生,學習和掌握*的低功耗數(shù)字電路設(shè)計方法。
幻燈片0.1
歡迎閱讀本書。
近年來,功耗和能耗已經(jīng)成為數(shù)字電路設(shè)計中最引人注目的問題。一方面,功耗已經(jīng)嚴重制約了電路的運行速度;另一方面,能耗節(jié)省技術(shù)已經(jīng)讓我們能夠造出隨處可見的移動設(shè)備,它們可以在單電池供電下支持更長的待機時間。
幻燈片0.2
你可能很想知道,既然市場上已存在很多關(guān)于低功耗設(shè)計的書(我自己也合著過其中的一些),為什么還需要本書呢?答案很簡單:所有的此類書都是匯編成冊的,而且都是針對在功耗和能耗的主要設(shè)計課題上已頗具專業(yè)功底的讀者而編寫的。今天,這些課題變得尤為引人注目,我認為需要一本適合教學的書。這意味著從基礎(chǔ)入手,通過嚴格的方法論并采用統(tǒng)一的符號和定義來揭示不同的主題。本書采用最為先進的半導體制造工藝(90nm及以下尺寸)結(jié)合實例闡明概念,主要適用于中短期低功耗設(shè)計課程,也非常適合想要通過自學來緊跟低功耗設(shè)計前沿的專業(yè)人士閱讀。
前言也給了我機會去闡述一個長期讓人們對低功耗設(shè)計感到望而生畏的問題。業(yè)內(nèi)的許多人士似乎認為,只是將一些“應用技巧”點對點套用在設(shè)計上,只有大師級的人才能把低功耗弄得水落石出,低功耗方法這個概念是一個自相矛盾的說法。事實上,近年來,研究和設(shè)計人員已經(jīng)表明,這些認識一點都不正確。過去幾年里,最為重要的低功耗實現(xiàn)之一是最低能耗的設(shè)計,這雖然很有趣,但并非我們真正的追求。通常情況下,我們是在權(quán)衡電路延遲和能耗的同時,探求一個針對指定性能的最低能耗或者針對指定能耗的最優(yōu)性能。一些探索優(yōu)化設(shè)計的工具能幫助我們在設(shè)計的各個層次和級別上,根據(jù)豐富的信息來權(quán)衡電路延遲和能耗。
整本書將秉承這種方法。同時我們也會探求,如果要繼續(xù)降低每次運算的能耗,我們將會面臨哪些必須克服的主要障礙。這自然會涉及能量可以縮放的物理極限問題。只要有可能,我們就會大膽地展望未來。
幻燈片0.3
這個前言里,你已經(jīng)看到本書采用了有點非正統(tǒng)的方法。本書沒有采用在連續(xù)而冗長的文字中偶爾插入圖片的傳統(tǒng)方式,取而代之的是相反的做法:首先是圖片,文字放在其旁邊作為注釋。依照我的經(jīng)驗,一張圖片比一頁文字更能有效地傳達信息(所謂“一圖勝過千言萬語”)。這種方式被Willy Sansen教授在他的《Analog Design Essentials》(也是由Springer出版的)一書中首次采用。當我第一次看見他的書時,我立刻就被他的這個創(chuàng)意給迷住了。我對他的那本書看得越多,就越喜歡它。故而這本書……瀏覽它時,你會發(fā)現(xiàn),幻燈片和注釋發(fā)揮了完全不同的作用。這種格式的另一個優(yōu)點是,教師基本上立刻擁有了所有的課件。
幻燈片0.4
本書的大綱采用如下方式:在建立了基礎(chǔ)之后,著手解決三種不同操作模式下的功耗優(yōu)化——設(shè)計階段、待機階段和運行階段。在每種模式下所使用的技術(shù)截然不同,但所有情況下我們都要把動態(tài)功耗和靜態(tài)功耗同時優(yōu)化——在今天的半導體工藝下,漏電功耗幾乎可以與開關(guān)功耗(switching power)相提并論。因此,將它們分開并沒有太大的意義。事實上,更好的設(shè)計往往需要對兩者進行精心的權(quán)衡。最后,本書總結(jié)一些常用的課題,比如設(shè)計工具、功耗的限制,以及對未來的一些預測。
幻燈片0.5
沒有他人的幫助,是不可能完成這本書的。首先,對Ben Calhoun、Jerry Frenkil、Dejan Markovi和Bora Nikoli的幫助以及合著某些章節(jié)的行為表示深深感激。另外,還有很多人對提供幻燈片制作和審閱本書初稿有幫助。特別要感謝那些對低功耗設(shè)計技術(shù)領(lǐng)域有深遠影響和卓越建樹的同行——Bob Brodersen、Anantha Chandrakasan、Tadahiro Kuroda、Takayasu Sakurai、Shekhar Borkar和Vivek De,在過去幾十年中與他們的合作真是讓我感到無比愉快和振奮。
幻燈片0.6~幻燈片0.7
每章末尾都給出該章所引用的一組參考文獻。對于你尤其感興趣的那些低功耗設(shè)計主題,這兩個幻燈片列舉了許多常用的參考文獻、綜述論文以及富有遠見的演講稿。
在2007年春季休假期間,當我在歐洲旅行時,我欣然把本書內(nèi)容匯編成冊,這是一個美好的過程。我希望各位讀者也喜歡本書。
——Jan Rabaey
簡•拉貝艾(Jan Rabaey) IEEE Fellow,現(xiàn)在是伯克利無線研究中心(BWRC)的聯(lián)合主任,以及FCRP贊助的千兆規(guī)模系統(tǒng)研究中心(GSRC)主任。他在比利時魯汶大學應用科學專業(yè)獲得博士學位。1983~1985年,他在加州大學伯克利分校作訪問學者。1985~1987年,他在比利時IMEC擔任研究經(jīng)理,并在1987年加入加州大學伯克利分校電氣工程和計算機科學系,擔任Donald O. Pederson特聘教授。
前 言
第1章 綜述 1
第2章 納米晶體管及其模型 25
第3章 功耗和能耗基礎(chǔ) 57
第4章 優(yōu)化功耗@設(shè)計階段——電路層技術(shù) 80
第5章 優(yōu)化功耗@設(shè)計階段——架構(gòu)、算法和系統(tǒng) 117
第6章 優(yōu)化功耗@設(shè)計階段——互聯(lián)和時鐘 155
第7章 優(yōu)化功耗@設(shè)計階段——存儲器 185
第8章 優(yōu)化功耗@待機階段——電路與系統(tǒng) 211
第9章 優(yōu)化功耗@待機階段——存儲器 237
第10章 優(yōu)化功耗@運行階段——電路與系統(tǒng) 254
第11章 超低功耗/電壓設(shè)計 292
第12章 低功耗設(shè)計方法和流程 321
第13章 總結(jié)與展望 350