集成電路發(fā)展到今天，晶體管的特征尺寸已經(jīng)達到10?nm以下，單一芯片的晶體管數(shù)目達到幾百億的數(shù)量級，電路設(shè)計中的每一步工作完全依靠人工已經(jīng)變得不切實際。集成電路EDA(電子設(shè)計自動化)技術(shù)很好地為設(shè)計者減輕了壓力，讓大規(guī)模集成電路設(shè)計成為了可能。采用集成電路EDA技術(shù)不但可以提高集成電路設(shè)計的能力，而且在集成電路設(shè)計可靠性上也具有一定的保證。

本書介紹了集成電路設(shè)計的EDA工具及其驗證技術(shù)，具有較強的實用性。全書內(nèi)容共分8章。

第1章主要介紹MOSFET晶體管模型，包括基于電荷的MOSFET模型、基于電流的MOSFET模型、動態(tài)晶體管模型和非準靜態(tài)晶體管模型。最后討論了幾種用于計算機仿真設(shè)計的MOSFET模型。

第2章概述了集成電路EDA技術(shù)，主要介紹了集成電路設(shè)計全定制和半定制流程、集成電路的主要EDA廠商及相應(yīng)工具。

第3章介紹了模擬集成電路設(shè)計的Spectre工具，包括瞬態(tài)分析、直流分析和穩(wěn)定性分析等各種電路分析方法，對配置文件、運行窗口、庫文件管理等方面也進行了介紹，最后對原理圖編輯方法進行了介紹，并且以一個設(shè)計實例對相應(yīng)功能進行示范。

第4章主要介紹模擬集成電路版圖設(shè)計方法與驗證方法，在介紹完版圖的基本設(shè)計規(guī)則后，討論Cadence Virtuoso的使用方法，并詳細討論了模擬版圖驗證和提取工具Mentor Calibre的主要界面和操作，最后用實例進行說明。

第5章首先對數(shù)字集成電路設(shè)計進行概述，包括一些基本語法和規(guī)范，并舉例說明組合邏輯電路和時序邏輯電路；之后對仿真工具Modelsim進行了總體說明，從Modelsim的特點應(yīng)用到基本使用方法，再延伸到一些高級用法，不僅囊括了建立工程、建立仿真環(huán)境、啟動仿真、觀測仿真結(jié)果等基本內(nèi)容，還包含了使用過程中的一些小技巧。

第6章主要對邏輯綜合及綜合工具Design Compiler進行了詳細說明，包括TCL文件的撰寫、設(shè)計配置、綜合工藝庫使用和基本的綜合流程介紹；對綜合后進行靜態(tài)時序分析的方法進行了討論，同時關(guān)注了各種約束，如輸入輸出約束、組合邏輯路徑約束和設(shè)計環(huán)境約束等；最后以設(shè)計實例介紹整個綜合流程。

第7章圍繞Synopsys公司的產(chǎn)品ICC(ICCompiler)對數(shù)字集成電路的各物理實現(xiàn)流程進行介紹，并詳細介紹了數(shù)據(jù)準備、布局布線、電源規(guī)劃和時鐘樹綜合等。

第8章重點介紹了Mentor 公司的Encounter工具。

本書由廈門理工學院副教授陳鋮穎主持編纂。北方工業(yè)大學戴瀾副教授、張曉波高級實驗師，中科院微電子所張鋒研究員為主要編著者，另外，中科院微電子所的王雷博士、中科院自動化所蔣銀坪助理研究員、郭陽博士，華大九天軟件有限公司梁曼工程師也參與了本書的編寫工作。其中，陳鋮穎完成了第1、3章的編寫；第2章由張曉波編寫，戴瀾完成了第4、6、7章的編寫，張鋒完成了第5、8章的編寫。

本書得到了國家自然科學基金項目(61704143)、福建省自然科學基金面上項目(2018J01566)、福建省本科高校一般教育教學改革研究項目(FBJG?20180270)、廈門理工學院教材建設(shè)基金資助項目的資助。在此表示感謝！

由于本書涉及知識面較廣，加之時間倉促，編者水平有限，書中難免存在不足之處，懇請讀者批評指正。另外，考慮到大家的使用習慣，書中一些電路圖形符號未使用新的國際標準符號，特此說明。

編 者

2018年12月