本書系統(tǒng)地對(duì)Verilog HDL語(yǔ)法和程序設(shè)計(jì)進(jìn)行了介紹，明確了數(shù)字可綜合邏輯設(shè)計(jì)和測(cè)試仿真程序設(shè)計(jì)在Verilog HDL中的不同，通過對(duì)典型的組合邏輯電路、時(shí)序邏輯電路和測(cè)試程序的設(shè)計(jì)舉例，較為完整地說明了Verilog HDL在數(shù)字集成電路中的使用方法。 
      全書共8章，主要內(nèi)容包括硬件描述語(yǔ)言和Verilog HDL概述，Verilog HDL的基本語(yǔ)法，Verilog HDL程序設(shè)計(jì)語(yǔ)句和描述方式，組合電路和時(shí)序電路的設(shè)計(jì)舉例，Verilog HDL集成電路測(cè)試程序和測(cè)試方法，較為復(fù)雜的數(shù)字電路和系統(tǒng)的設(shè)計(jì)舉例，數(shù)字集成電路中Verilog HDL的EDA工具和使用，以及對(duì)Verilog HDL發(fā)展的分析等。
      本書可作為電子信息類相關(guān)專業(yè)本科生和研究生的教材，也可作為數(shù)字集成電路設(shè)計(jì)工程師的參考書。