第1章　邏輯代數(shù)基礎(chǔ)　
1.1　模擬信號和數(shù)字信號　
1.2　數(shù)字電路及其特點(diǎn)　
1.3　數(shù)制和碼制　
1.3.1　數(shù)制　
1.3.2　數(shù)制間的轉(zhuǎn)換　
1.3.3　碼制　
1.4　邏輯代數(shù)基礎(chǔ)　
1.4.1　邏輯代數(shù)的3種基本運(yùn)算　
1.4.2　復(fù)合邏輯運(yùn)算　
1.5　邏輯代數(shù)的基本公式和基本規(guī)則　
1.5.1　基本公式　
1.5.2　基本規(guī)則　
1.6　邏輯函數(shù)的表示方法及其轉(zhuǎn)換　
1.6.1　邏輯函數(shù)的表示方法　
1.6.2　邏輯函數(shù)各種表示方法之間的轉(zhuǎn)換　
1.7　邏輯函數(shù)的化簡　
1.7.1　邏輯函數(shù)的最簡形式　
1.7.2　邏輯函數(shù)的代數(shù)化簡法　
1.7.3　邏輯函數(shù)的卡諾圖化簡法　
1.7.4　具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡　
本章小結(jié)　
習(xí)題1　

第2章　集成邏輯門電路　
2.1　半導(dǎo)體器件的開關(guān)特性　
2.1.1　二極管的開關(guān)特性　
2.1.2　三極管的開關(guān)特性　
2.1.3　MOS管的開關(guān)特性　
2.2　基本邏輯門電路　
2.2.1　二極管門電路　
2.2.2　三極管非門　
2.2.3　復(fù)合邏輯門電路　
2.3　TTL集成邏輯門電路　
2.3.1　TTL與非門　
2.3.2　TTL門電路的其他類型　
2.3.3　TTL集成邏輯門電路系列簡介　
2.4　CMOS電路　
*2.5　邏輯門電路在使用中應(yīng)注意的問題　
2.5.1　TTL與CMOS器件之間的接口問題　
2.5.2　TTL和CMOS電路帶負(fù)載時(shí)的接口問題　
2.5.3　多余輸入端的處理　
本章小結(jié)　
習(xí)題2　

第3章　組合邏輯電路　
3.1　組合邏輯電路的分析方法和設(shè)計(jì)方法　
3.1.1　組合邏輯電路的定義　
3.1.2　組合邏輯電路的分析方法　
3.1.3　組合邏輯電路的設(shè)計(jì)方法　
3.2　常用的組合邏輯電路　
3.2.1　加法器　
3.2.2　數(shù)值比較器　
3.2.3　編碼器　
3.2.4　譯碼器　
3.2.5　數(shù)據(jù)選擇器　
3.2.6　數(shù)據(jù)分配器　
本章小結(jié)　
習(xí)題3　

第4章　觸發(fā)器　
4.1　觸發(fā)器概述　
4.2　基本RS觸發(fā)器　
4.3　同步觸發(fā)器　
4.3.1　同步RS觸發(fā)器　
4.3.2　D觸發(fā)器　
4.3.3　JK觸發(fā)器　
4.3.4　T觸發(fā)器和T′觸發(fā)器　
4.4　同步觸發(fā)器類型之間的轉(zhuǎn)換　
4.4.1　JK觸發(fā)器轉(zhuǎn)換成其他類型的觸發(fā)器　
4.4.2　D觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器　
4.5　觸發(fā)器的應(yīng)用　
本章小結(jié)　
習(xí)題4　

第5章　時(shí)序邏輯電路　
5.1　時(shí)序邏輯電路概述　
5.1.1　時(shí)序電路的基本特征　
5.1.2　時(shí)序電路邏輯功能的描述方法　
5.1.3　時(shí)序電路的分類　
5.1.4　時(shí)序電路的分析方法　
5.2　計(jì)數(shù)器　
5.2.1　計(jì)數(shù)器概述　
5.2.2　同步計(jì)數(shù)器　
5.2.3　異步計(jì)數(shù)器　
5.2.4　集成計(jì)數(shù)器　
5.2.5　集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器的方法　
5.3　計(jì)數(shù)器的應(yīng)用　
5.4　寄存器　
5.4.1　數(shù)碼寄存器　
5.4.2　移位寄存器　
5.4.3　集成移位寄存器　
5.4.4　寄存器的應(yīng)用　
本章小結(jié)　
習(xí)題5　

第6章　脈沖信號的產(chǎn)生與變換　
6.1　集成555定時(shí)器　
6.2　單穩(wěn)態(tài)觸發(fā)器　
6.3　多諧振蕩器　
6.4　施密特觸發(fā)器　
本章小結(jié)　
習(xí)題6　

第7章　數(shù)模和模數(shù)轉(zhuǎn)換電路　
7.1　數(shù)模轉(zhuǎn)換器DAC　
7.2　模數(shù)轉(zhuǎn)換器ADC　
本章小結(jié)　
習(xí)題7　

參考文獻(xiàn)