第1章 數(shù)字邏輯基礎(chǔ) 1
1.1 數(shù)字信號與數(shù)字電路 2
1.1.1 數(shù)字信號 2
1.1.2 數(shù)字電路 3
1.2 數(shù)制和碼制 4
1.2.1 幾種常用的數(shù)制 4
1.2.2 不同數(shù)制間的轉(zhuǎn)換 7
1.2.3 幾種常用的碼制 8
1.3 邏輯代數(shù) 10
1.3.1 邏輯代數(shù)中3種基本運算 10
1.3.2 復(fù)合邏輯運算 12
1.3.3 邏輯代數(shù)的基本公式 14
1.3.4 邏輯代數(shù)的常用公式 16
1.3.5 邏輯代數(shù)的基本定理 17
1.4 邏輯函數(shù)及其表示方法 18 第1章  數(shù)字邏輯基礎(chǔ) 1
1.1  數(shù)字信號與數(shù)字電路 2
1.1.1  數(shù)字信號 2
1.1.2  數(shù)字電路 3
1.2  數(shù)制和碼制 4
1.2.1  幾種常用的數(shù)制 4
1.2.2  不同數(shù)制間的轉(zhuǎn)換 7
1.2.3  幾種常用的碼制 8
1.3  邏輯代數(shù) 10
1.3.1  邏輯代數(shù)中3種基本運算 10
1.3.2  復(fù)合邏輯運算 12
1.3.3  邏輯代數(shù)的基本公式 14
1.3.4  邏輯代數(shù)的常用公式 16
1.3.5  邏輯代數(shù)的基本定理 17
1.4  邏輯函數(shù)及其表示方法 18
1.4.1  邏輯函數(shù)的定義 18
1.4.2  邏輯函數(shù)的表示方法 18
1.4.3  各種表示方法間的相互轉(zhuǎn)換 19
1.5  邏輯函數(shù)的化簡 21
1.5.1  邏輯函數(shù)的最簡形式 21
1.5.2  公式化簡法 21
1.5.3  卡諾圖化簡法 23
1.6*  EDA技術(shù)概述 32
1.6.1  EDA發(fā)展回顧 33
1.6.2  EDA系統(tǒng)構(gòu)成 34
1.6.3  EDA工具發(fā)展趨勢 34
1.6.4  EDA工具軟件MAX+PLUS Ⅱ簡介 36
本章小結(jié) 37
習(xí)題與思考題 38
第2章  邏輯門電路 42
2.1  半導(dǎo)體二極管門電路 43
2.1.1  二極管的開關(guān)特性 43
2.1.2  二極管門電路 45
2.2  半導(dǎo)體三極管門電路 46
2.2.1  三極管的開關(guān)特性 46
2.2.2  三極管反相器 49
2.3  TTL集成門電路 50
2.3.1  TTL反相器電路結(jié)構(gòu)及原理 50
2.3.2  TTL反相器的電壓傳輸特性和抗干擾能力 53
2.3.3  TTL反相器的靜態(tài)輸入特性、輸出特性和負(fù)載能力 55
2.3.4  TTL反相器的動態(tài)特性 60
2.3.5  TTL門電路的其他類型 62
2.3.6  TTL集成門系列簡介 71
2.4  CMOS集成門電路 73
2.4.1  MOS管的開關(guān)特性 74
2.4.2  CMOS反相器的電路結(jié)構(gòu)和工作原理 79
2.4.3  CMOS反相器的特性及參數(shù) 80
2.4.4  CMOS門電路的其他類型 82
2.4.5  CMOS集成門系列簡介 86
2.5*  集成門電路的實際應(yīng)用問題 88
2.5.1  集成門電路使用應(yīng)注意的問題 88
2.5.2  TTL電路與CMOS電路之間的接口問題 90
本章小結(jié) 92
習(xí)題與思考題 92
第3章  組合邏輯電路 98
3.1  概述 99
3.2  組合邏輯電路的分析與設(shè)計 100
3.2.1  組合邏輯電路的分析 100
3.2.2  組合邏輯電路的設(shè)計 102
3.3  常用組合邏輯電路 105
3.3.1  編碼器 106
3.3.2  譯碼器 113
3.3.3  數(shù)據(jù)選擇器 123
3.3.4  加法器 126
3.3.5  數(shù)值比較器 130
3.4  用中規(guī)模集成電路設(shè)計組合邏輯電路 135
3.4.1  用譯碼器設(shè)計組合邏輯電路 135
3.4.2  用數(shù)據(jù)選擇器設(shè)計組合邏輯電路 138
3.4.3  用加法器設(shè)計組合邏輯電路 140
3.4.4*  綜合設(shè)計 143
3.5  組合邏輯電路的競爭—冒險現(xiàn)象 146
3.5.1  競爭—冒險的概念及其產(chǎn)生原因 146
3.5.2  消除競爭—冒險的方法 147
3.6*  用MAX+PLUS Ⅱ設(shè)計組合邏輯電路 150
本章小結(jié) 153
習(xí)題與思考題 153
第4章  觸發(fā)器 156
4.1  概述 157
4.2  基本SR觸發(fā)器（SR鎖存器） 157
4.2.1  由與非門構(gòu)成的基本SR觸發(fā)器 157
4.2.2  由或非門構(gòu)成的基本SR觸發(fā)器 160
4.3  同步觸發(fā)器（電平觸發(fā)） 162
4.3.1  同步SR觸發(fā)器 162
4.3.2  同步D觸發(fā)器（D鎖存器） 165
4.4  主從觸發(fā)器（脈沖觸發(fā)） 166
4.4.1  主從SR觸發(fā)器 166
4.4.2  主從JK觸發(fā)器 169
4.5  邊沿觸發(fā)器（邊沿觸發(fā)） 171
4.5.1  維持阻塞結(jié)構(gòu)的邊沿觸發(fā)器 171
4.5.2  基于門電路傳輸延遲的邊沿JK觸發(fā)器 174
4.5.3  邊沿D觸發(fā)器（利用兩個同步D觸發(fā)器構(gòu)成） 176
4.6  觸發(fā)器的邏輯功能及描述方法 178
4.7  集成觸發(fā)器 180
4.7.1  常用集成觸發(fā)器 180
4.7.2  觸發(fā)器的功能轉(zhuǎn)換 182
4.8  觸發(fā)器應(yīng)用舉例 184
4.9*  用MAX+PLUS II驗證觸發(fā)器邏輯功能 185
本章小結(jié) 186
習(xí)題與思考題 186
第5章  時序邏輯電路 191
5.1  時序電路的基本概念 192
5.1.1  時序電路的分類 192
5.1.2  時序電路的基本結(jié)構(gòu)和描述方法 192
5.2  同步時序電路的分析方法 194
5.2.1  同步時序電路的分析任務(wù) 194
5.2.2  同步時序電路的分析步驟 194
5.3  寄存器 199
5.3.1  寄存器和移位寄存器結(jié)構(gòu)組成及工作原理 199
5.3.2  集成（移位）寄存器及其應(yīng)用 201
5.4  計數(shù)器 205
5.4.1  同步計數(shù)器結(jié)構(gòu)組成及原理 206
5.4.2  異步計數(shù)器結(jié)構(gòu)組成及原理 212
5.4.3  集成計數(shù)器及其應(yīng)用 214
5.5  同步時序電路的設(shè)計方法 223
5.5.1  時序電路設(shè)計的基本任務(wù) 223
5.5.2  時序電路的設(shè)計步驟 223
5.6  用中規(guī)模集成電路設(shè)計時序電路 230
5.6.1  用移位寄存器設(shè)計 230
5.6.2  用計數(shù)器設(shè)計 231
5.6.3*  綜合設(shè)計 233
5.7*  MAX+PLUS II設(shè)計時序邏輯電路 236
本章小結(jié) 239
習(xí)題與思考題 239
第6章  半導(dǎo)體存儲器與可編程邏輯器件 242
6.1  概述 243
6.2  隨機存儲器RAM 245
6.2.1  RAM存儲單元 245
6.2.2  RAM的結(jié)構(gòu) 246
6.2.3  RAM的擴展 249
6.3  只讀存儲器ROM 251
6.3.1  固定ROM 251
6.3.2  可編程只讀存儲器PROM 252
6.3.3  現(xiàn)代常用ROM 256
6.4  可編程邏輯器件PLD 259
6.4.1  PLD基本原理 259
6.4.2  PLD分類 261
6.5  高密度可編程邏輯器件 263
6.5.1  復(fù)雜可編程邏輯器件CPLD 263
6.5.2  現(xiàn)場可編程門陣列FPGA 265
6.5.3  基于芯片的設(shè)計方法 267
6.6*  硬件描述語言簡介 268
6.6.1  VHDL簡介 269
6.6.2  VHDL描述邏輯電路舉例 271
本章小結(jié) 278
習(xí)題與思考題 278
第7章  脈沖波形的產(chǎn)生與整形 280
7.1  概述 281
7.1.1  矩形脈沖及其基本特性 281
7.1.2  矩形脈沖的產(chǎn)生和整形方法 282
7.2  555定時器及其脈沖電路 282
7.2.1  555定時器及其工作原理 282
7.2.2  由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 285
7.2.3  由555定時器構(gòu)成的施密特觸發(fā)器 289
7.2.4  由555定時器構(gòu)成的多諧振蕩器 295
7.3  集成和其他單穩(wěn)態(tài)觸發(fā)器 298
7.3.1  由門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 298
7.3.2  集成單穩(wěn)態(tài)觸發(fā)器 299
7.4  集成和其他施密特觸發(fā)器 301
7.4.1  由門電路構(gòu)成的施密特觸發(fā)器 301
7.4.2  集成施密特觸發(fā)器 302
7.5  其他多諧振蕩器 304
7.5.1  由門電路構(gòu)成的多諧振蕩器 304
7.5.2  石英晶體多諧振蕩器 306
本章小結(jié) 308
習(xí)題與思考題 308
第8章  數(shù)模和模數(shù)轉(zhuǎn)換 311
8.1  概述 312
8.2  數(shù)模轉(zhuǎn)換器（DAC） 312
8.2.1  DAC的基本原理 312
8.2.2  倒T形電阻網(wǎng)絡(luò)DAC 313
8.2.3  權(quán)電流型DAC 314
8.2.4  數(shù)模轉(zhuǎn)換輸出極性的擴展 317
8.2.5  DAC的主要技術(shù)參數(shù) 319
8.2.6  集成DAC 321
8.3  模數(shù)轉(zhuǎn)換器（ADC） 323
8.3.1  ADC的基本原理 323
8.3.2  并聯(lián)比較型ADC 325
8.3.3  逐次漸近型ADC 326
8.3.4  雙積分型ADC 328
8.3.5  ADC的主要技術(shù)參數(shù) 331
8.3.6  集成ADC 332
8.4  取樣－保持電路 333
本 章 小 結(jié) 335
習(xí)題與思考題 335
附錄A  常用的數(shù)字邏輯集成電路 338
附錄B  邏輯符號對照表 343
附錄C  EDA軟件元件庫 345
附錄D  部分習(xí)題與思考題解答 347
參考文獻(xiàn) 358