本書以一個目前集成電路行業(yè)內(nèi)比較熱門的典型數(shù)�；旌想娐贰娙菔接|摸按鍵檢測電路（項目編號D503）為例，首先介紹基于ChipLogic設(shè)計系統(tǒng)的邏輯提取的詳細過程和其中的經(jīng)驗分享；接著具體介紹D503項目的版圖設(shè)計方法、流程等，包括數(shù)字單元和模擬器件、數(shù)字和模擬模塊的版圖設(shè)計經(jīng)驗；最后基于Cadence設(shè)計系統(tǒng)對完成設(shè)計后的版圖數(shù)據(jù)進行DRC和LVS的詳細驗證，從而完成該項目的完整版圖設(shè)計過程。
全書以項目設(shè)計為導(dǎo)向，從項目設(shè)計的流程、項目設(shè)計完整的文檔管理等方面突出完成這些項目設(shè)計的過程中遇到的技術(shù)問題、解決辦法，以及如何避免問題等實用性內(nèi)容，與廣大將要從事集成電路設(shè)計的學(xué)生和正在從事設(shè)計的工程師一起分享非常寶貴的項目版圖設(shè)計經(jīng)驗。
項目驅(qū)動,聯(lián)系實際.詳細系統(tǒng)的邏輯提取過程和其中的經(jīng)驗分享.
1993年加入中國華晶電子集團公司中央研究所,1997年起就職于中國華晶電子集團公司MOS總廠設(shè)計所，2000年起任無錫華晶矽科微電有限公司集成電路設(shè)計經(jīng)理；2002年1月起任江蘇省超大規(guī)模集成電路設(shè)計工程技術(shù)研究中心技術(shù)總監(jiān)、南通大學(xué)兼職教授；；2004年起任江南大學(xué)碩士生導(dǎo)師；2007年起任江蘇省科技咨詢專家；2011年起任無錫杰電科技有限公司、無錫芯源微電子有限公司高級技術(shù)顧問，2012年起任無錫派盟集成電路科技有限公司總經(jīng)理，2013年4月起就職于江蘇信息職業(yè)技術(shù)學(xué)院電子信息工程系。
第1章 D503項目的設(shè)計準(zhǔn)備
1.1 ChipLogic系列軟件總體介紹
1.1.1 集成電路分析再設(shè)計流程
1.1.2 軟件組成
1.1.3 數(shù)據(jù)交互
1.2 硬件環(huán)境設(shè)置
1.2.1 硬件配置要求
1.2.2 硬件構(gòu)架方案
1.3 軟件環(huán)境設(shè)置
1.3.1 操作系統(tǒng)配置要求
1.3.2 軟件安裝/卸載
1.3.3 軟件授權(quán)配置
1.3.4 服務(wù)器前臺運行和后臺運行
1.3.5 將服務(wù)器注冊為后臺服務(wù)
1.3.6 服務(wù)器管理 第1章 D503項目的設(shè)計準(zhǔn)備
1.1 ChipLogic系列軟件總體介紹
1.1.1 集成電路分析再設(shè)計流程
1.1.2 軟件組成
1.1.3 數(shù)據(jù)交互
1.2 硬件環(huán)境設(shè)置
1.2.1 硬件配置要求
1.2.2 硬件構(gòu)架方案
1.3 軟件環(huán)境設(shè)置
1.3.1 操作系統(tǒng)配置要求
1.3.2 軟件安裝/卸載
1.3.3 軟件授權(quán)配置
1.3.4 服務(wù)器前臺運行和后臺運行
1.3.5 將服務(wù)器注冊為后臺服務(wù)
1.3.6 服務(wù)器管理
1.4 將D503芯片數(shù)據(jù)加載到服務(wù)器
1.4.1 芯片圖像數(shù)據(jù)和工程數(shù)據(jù)
1.4.2 加載芯片數(shù)據(jù)的步驟
1.4.3 D503項目的軟、硬件使用環(huán)境
練習(xí)題1
第2章 集成電路邏輯提取基礎(chǔ)
2.1 邏輯提取流程和D503項目簡介
2.2 邏輯提取準(zhǔn)備工作
2.2.1 運行數(shù)據(jù)服務(wù)器
2.2.2 運行邏輯提取軟件ChipAnalyzer
2.3 劃分工作區(qū)
2.3.1 工作區(qū)的兩種概念
2.3.2 D503項目工作區(qū)創(chuàng)建及設(shè)置
2.3.3 工作區(qū)的其他操作
2.4 以D503項目為例的邏輯提取工具主界面
2.4.1 工程面板
2.4.2 工程窗口
2.4.3 多層圖像面板
2.4.4 輸出窗口
2.4.5 軟件主界面的其他部分
練習(xí)題2
第3章 D503項目的邏輯提取
3.1 D503項目的單元提取
3.1.1 數(shù)字單元的提取
3.1.2 觸發(fā)器的提取流程
3.1.3 模擬器件的提取
3.2 D503項目的線網(wǎng)提取
3.2.1 線網(wǎng)提取的兩種方法
3.2.2 線網(wǎng)提取的各種操作
3.2.3 線網(wǎng)提取具體步驟
3.2.4 D503項目線網(wǎng)提取結(jié)果以及電源/地短路檢查修改方法
3.3 D503項目的單元引腳和線網(wǎng)的連接
3.3.1 單元引腳和線網(wǎng)連接的基本操作
3.3.2 單元引腳和線網(wǎng)連接其他操作
3.3.3 D503項目單元引腳和線網(wǎng)連接中遇到的問題
3.3.4 芯片外部端口的添加操作
3.4 D503項目的電學(xué)設(shè)計規(guī)則檢查及網(wǎng)表對照
3.4.1 ERC檢查的執(zhí)行
3.4.2 ERC檢查的類型
3.4.3 ERC檢查的經(jīng)驗分享
3.4.4 D503項目的ERC錯誤舉例及修改提示
3.4.5 兩遍網(wǎng)表提取及網(wǎng)表對照（SVS）
3.5 提圖單元的邏輯圖準(zhǔn)備
3.5.1 邏輯圖輸入工具啟動
3.5.2 一個傳輸門邏輯圖及符號的輸入流程
3.5.3 D503項目的單元邏輯圖準(zhǔn)備
3.6 D503項目的數(shù)據(jù)導(dǎo)入/導(dǎo)出
3.6.1 數(shù)據(jù)導(dǎo)入/導(dǎo)出基本內(nèi)容
3.6.2 提圖數(shù)據(jù)與Cadence之間的交互
練習(xí)題3
第4章 集成電路版圖設(shè)計基礎(chǔ)
4.1 版圖設(shè)計流程
4.2 版圖設(shè)計工具使用基礎(chǔ)
4.2.1 版圖設(shè)計工具啟動
4.2.2 D503項目版圖設(shè)計工具主界面
4.2.3 版圖設(shè)計工具基本操作
4.3 確定版圖縮放倍率
4.3.1 標(biāo)尺單位的概念
4.3.2 在軟件內(nèi)設(shè)置標(biāo)尺單位
4.3.3 D503項目標(biāo)尺單位與版圖修改
4.4 工作區(qū)管理
4.4.1 創(chuàng)建工作區(qū)
4.4.2 工作區(qū)參數(shù)設(shè)置
4.4.3 復(fù)制工作區(qū)
4.4.4 D503項目工作區(qū)轉(zhuǎn)換
4.5 版圖層次的設(shè)置
4.5.1 版圖層的命名規(guī)則
4.5.2 D503項目版圖層次定義的方法
練習(xí)題4
第5章 D503項目的版圖設(shè)計
5.1 數(shù)字單元和數(shù)字模塊的版圖設(shè)計
5.1.1 版圖元素的輸入
5.1.2 版圖編輯功能
5.1.3 版圖單元的設(shè)計
5.1.4 D503項目的數(shù)字單元版圖設(shè)計
5.1.5 D503項目數(shù)字模塊總體版圖
5.2 模擬器件和模擬模塊的版圖設(shè)計
5.2.1 模擬器件的版圖設(shè)計
5.2.2 模擬模塊的版圖設(shè)計經(jīng)驗
5.2.3 D503項目模擬模塊的版圖
5.3 D503項目的總體版圖
5.4 版圖數(shù)據(jù)轉(zhuǎn)換
5.4.1 導(dǎo)入和導(dǎo)出的數(shù)據(jù)類型
5.4.2 腳本文件的導(dǎo)入和導(dǎo)出
5.4.3 版圖層定義文件的導(dǎo)入/導(dǎo)出
5.4.4 GDSII數(shù)據(jù)的導(dǎo)入/導(dǎo)出
5.4.5 從Layeditor中導(dǎo)出D503項目版圖數(shù)據(jù)后讀入Cadence
5.5 D503項目版圖的優(yōu)化
5.5.1 特殊器件參數(shù)方面的修改
5.5.2 滿足工藝要求的修改
5.5.3 帶熔絲調(diào)節(jié)的振蕩器的設(shè)計
練習(xí)題5
第6章 D503項目的版圖驗證
6.1 Dracula及版圖驗證基礎(chǔ)
6.1.1 Dracula工具
6.1.2 版圖驗證過程簡介
6.2 D503項目的DRC驗證
6.2.1 DRC基礎(chǔ)知識及驗證準(zhǔn)備工作
6.2.2 D503項目的單元區(qū)的DRC驗證
6.2.3 D503項目的總體DRC驗證
6.3 D503項目的LVS驗證
6.3.1 LVS基礎(chǔ)知識及驗證流程
6.3.2 一個單元的LVS運行過程
6.3.3 多個單元同時做LVS的方法和流程
6.3.4 D503項目的總體LVS驗證
6.4 D503項目DRC和LVS經(jīng)驗總結(jié)
6.5 采用Dracula進行兩遍邏輯的對照
6.6 D503項目的文檔目錄及管理
練習(xí)題6
附錄A ChipLogic邏輯提取快捷鍵
附錄B ChipLogic版圖設(shè)計快捷鍵
附錄C Cadence電路圖輸入快捷鍵
前 言
目前我國正處于集成電路產(chǎn)業(yè)的快速發(fā)展時期，國內(nèi)從事集成電路設(shè)計的公司數(shù)量在不斷增加，對集成電路設(shè)計人才的需求也越來越大，集成電路設(shè)計成為當(dāng)下最為熱門的幾個就業(yè)崗位之一。為滿足市場的需求，全國各個層次的學(xué)校都增設(shè)了微電子技術(shù)這個專業(yè)，其中大部分該專業(yè)都進行集成電路版圖設(shè)計這一門課程的教學(xué)。
目前集成電路全定制版圖設(shè)計（或稱為逆向設(shè)計）主要基于兩個設(shè)計平臺進行：一個是美國Cadence公司的Cadence設(shè)計系統(tǒng)；另外一個是北京芯愿景軟件技術(shù)有限公司的ChipLogic設(shè)計系統(tǒng)。當(dāng)前高職及其他層次集成電路版圖設(shè)計教學(xué)中所使用的教材絕大多數(shù)都是基于Cadence系統(tǒng)的；但近幾年ChipLogic設(shè)計系統(tǒng)發(fā)展迅速，不少集成電路設(shè)計企業(yè)在員工招聘崗位需求中都提到需要掌握ChipLogic設(shè)計技術(shù)。到現(xiàn)在為止還沒有專門用于學(xué)校基于ChipLogic設(shè)計系統(tǒng)進行版圖設(shè)計方面教學(xué)的教材。作者在江蘇信息職業(yè)技術(shù)學(xué)院集成電路設(shè)計工作室進行了兩期項目化版圖設(shè)計的教學(xué)，把企業(yè)項目引入到教學(xué)過程中，在有關(guān)講義的基礎(chǔ)上通過補充、修改和完成，完成了本教材的編寫。
高職教育的主要目的是培養(yǎng)技術(shù)技能型人才，因此本教材在通過對一些集成電路設(shè)計公司中版圖設(shè)計人員的崗位能力需求等進行充分調(diào)研后確定了其主要內(nèi)容：基于ChipLogic系統(tǒng)的版圖設(shè)計與基于Cadence系統(tǒng)的版圖驗證。在編寫形式上，本書以一個實際的項目——電容式觸摸按鍵檢測電路（項目編號D503）的版圖設(shè)計為例，介紹基于ChipLogic系統(tǒng)的邏輯提取和版圖設(shè)計的方法、流程等，并描述使用Cadence系統(tǒng)中的Dracula工具對該電路進行版圖驗證的詳細過程。本教材的特點是強調(diào)項目設(shè)計的概念和版圖設(shè)計崗位需要掌握的技能，采用注釋、舉例等方式引入實用性非常強的內(nèi)容，其中包括完成這個項目的設(shè)計過程中會遇到哪些技術(shù)問題、是如何解決問題，后續(xù)如何避免出現(xiàn)問題，等等。另外本教材結(jié)合D503這個具體項目，介紹某一個特定工藝下的數(shù)字單元和模擬器件/模塊的版圖設(shè)計方法、技巧等，避免脫離具體工藝而進行設(shè)計方面的泛泛而談，因此總體來說本書是一本項目化的集成電路版圖設(shè)計教材，并且也是與學(xué)生將來就業(yè)崗位需求相緊密結(jié)合的一本教材。
作為一本項目版圖設(shè)計教材，本書盡可能把目前集成電路設(shè)計行業(yè)中比較前沿的產(chǎn)品技術(shù)、設(shè)計技術(shù)等新內(nèi)容放進來，包括所舉例子都是目前比較熱門的產(chǎn)品；其工藝是目前大部分設(shè)計公司正在采用的工藝；所使用的工具如版圖驗證工具等都是業(yè)內(nèi)加工線認(rèn)可和推薦使用的，因此使用本教材的學(xué)生在學(xué)校就完成了原本要到了企業(yè)才進行的項目設(shè)計培訓(xùn)，并且跟他在企業(yè)從事的崗位能夠無縫對接；另外，對于剛從事集成電路設(shè)計的工程技術(shù)人員來說，本教材所列舉的電路類型與他們正在設(shè)計的電路也是基本匹配的，而不是滯后的，從而成為他們很快掌握設(shè)計技術(shù)的幫手。
本教材共7章。第1章簡要介紹設(shè)計D503項目所需要做的一些準(zhǔn)備工作，包括ChipLogic系列軟件的總體介紹、使用該軟件需要進行的硬件和軟件配置，以及D503項目芯片數(shù)據(jù)的加載等；第2章介紹集成電路邏輯提取的一些基礎(chǔ)知識，對本教材所描述的D503項目也作了具體介紹；第3章詳細介紹了D503項目邏輯提取的過程，包括邏輯提取的幾個主要步驟和相應(yīng)結(jié)果；另外還介紹了把ChipLogic系統(tǒng)中所提取的單元輸入到Cadence設(shè)計系統(tǒng)等內(nèi)容；在這一章中有非常多的內(nèi)容是進行D503項目邏輯提取所遇到的問題以及解決辦法，這是作者在江蘇信息職業(yè)技術(shù)學(xué)院集成電路設(shè)計工作室兩期學(xué)生中進行教學(xué)實踐中所獲取的；第4章介紹基于ChipLogic設(shè)計系統(tǒng)進行版圖設(shè)計的基礎(chǔ)知識，包括版圖設(shè)計工具的使用、版圖層次的設(shè)置等；第5章詳細介紹D503項目的版圖設(shè)計過程，從基本的數(shù)字單元和模擬器件開始，然后形成數(shù)字和模擬模塊的版圖，最終形成芯片總的版圖；在本章中還介紹了ChipLogic設(shè)計系統(tǒng)與Cadence系統(tǒng)之間版圖數(shù)據(jù)的轉(zhuǎn)換，并且針對D503這個具體項目，提出了版圖優(yōu)化的相關(guān)內(nèi)容和結(jié)果；第6章介紹的D503項目的版圖驗證過程，包括用Dracula工具進行DRC、LVS的驗證；針對D503項目進行DRC、LVS過程中需要跟讀者進行分享的經(jīng)驗也都羅列其中；最后對D503項目進行了總結(jié)，包括設(shè)計文檔目錄和管理，讓讀者真正了解項目設(shè)計所包含的有關(guān)內(nèi)容。
在本書編著過程中，江蘇信息職業(yè)技術(shù)學(xué)院集成電路設(shè)計工作室的同學(xué)提供了部分素材；電子信息工程系孫萍主任對本教材的定位和內(nèi)容給出了非常多有益的意見，在此一并表示感謝。
值得一提的是，陳曉莉責(zé)任編輯對本書提出了非常多的修改意見，尤其是軟件圖標(biāo)等對本書讀者非常有益的內(nèi)容，在此表示由衷的敬意。
項目設(shè)計過程繁瑣，肯定會出現(xiàn)各種各樣的問題，并且流程也不是唯一的，因此非常歡迎廣大讀者針對本教材中的相關(guān)內(nèi)容與作者進行探討。
作者
2014年10月
書單推薦
