0 緒論
1 計(jì)算機(jī)中的數(shù)和碼
1.1 有限字長(zhǎng)的二進(jìn)制數(shù)
1.1.1 二進(jìn)制數(shù)
1.1.2 數(shù)制及其表示方法
1.1.3 有限字長(zhǎng)的二進(jìn)制數(shù)
1.1.4 常用術(shù)語(yǔ)解釋
1.2 十進(jìn)制數(shù)到二進(jìn)制數(shù)的轉(zhuǎn)換
1.3 帶符號(hào)二進(jìn)制數(shù)的表示及其運(yùn)算
1.3.1 帶符號(hào)數(shù)的表示方法
1.3.2 補(bǔ)碼到真值的轉(zhuǎn)換
1.3.3 補(bǔ)碼的運(yùn)算
1.4 溢出及運(yùn)算的有效性
1.4.1 無(wú)符號(hào)數(shù)與帶符號(hào)數(shù)的溢出條件
1.4.2 進(jìn)位標(biāo)志CY與溢出標(biāo)志OV
1.5 BCD碼
1.6 ASCⅡ碼

2 常用數(shù)字電路
2.1 邏輯電路
2.1.1 與運(yùn)算
2.1.2 或運(yùn)算
2.1.3 非運(yùn)算
2.1.4 異或門
2.1.5 累加器
2.2 譯碼電路
2.2.1 地址譯碼
2.2.2 7段數(shù)碼管顯示、譯碼
2.2.3 簡(jiǎn)單的實(shí)驗(yàn)元件
2.3 時(shí)序電路
2.3.1 觸發(fā)器
2.3.2 鎖存器
2.3.3 分頻器與計(jì)數(shù)器
2.4 三態(tài)門和總線驅(qū)動(dòng)
2.4.1 三態(tài)門
2.4.2 總線驅(qū)動(dòng)
2.5 數(shù)字電路設(shè)計(jì)中采用的先進(jìn)技術(shù)
2.5.1 PROM/PAL/GAL
2.5.2 CPLD/FPGA
2.5.3 數(shù)字系統(tǒng)中硬件方法與軟件方法的特點(diǎn)與聯(lián)系

3 微處理器
3.1 微處理器系統(tǒng)的組成
3.2 總線及總線時(shí)序
3.3 關(guān)于微處理器的基本概念
3.3.1 微控制器
3.3.2 嵌入式微處理器
3.4 CPU的指令系統(tǒng)
3.4.1 指令
3.4.2 指令的編碼
3.4.3 指令系統(tǒng)
3.4.4 指令的微操作
3.4.5 指令的重疊執(zhí)行
3.4.6 執(zhí)行速度方面的指標(biāo)
3.4.7 精簡(jiǎn)指令計(jì)算機(jī)
3.5 CPU中的寄存器
3.5.1 寄存器與程序運(yùn)行
3.5.2 堆棧及堆棧指示器

4 存儲(chǔ)器與存儲(chǔ)管理
4.1 存儲(chǔ)器概述
4.1.1 內(nèi)存與外存
4.1.2 半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)
4.1.3 只讀存儲(chǔ)器
4.1.4 隨機(jī)訪問(wèn)存儲(chǔ)器
4.1.5 內(nèi)存的主要性能指標(biāo)
4.1.6 新型存儲(chǔ)器
4.2 存儲(chǔ)器的組織
4.2.1 存儲(chǔ)器映象
4.2.2 存儲(chǔ)器的地址空間
……
5 計(jì)算機(jī)的輸入/輸出
6 MCS-51系列微控制器
7 MCS-51指令系統(tǒng)
8 匯編語(yǔ)言程序設(shè)計(jì)
9 MCS-51的定時(shí)器/計(jì)數(shù)器與中斷系統(tǒng)
10 MCS-51的串行通信
11 MCS-51的總線
12 MCS-51的存儲(chǔ)器擴(kuò)展電路
13 I/O接口電路及其擴(kuò)展
14 模擬量的輸入和輸出
15 C51高級(jí)語(yǔ)言編程
16 Keil 51應(yīng)用基礎(chǔ)
17 C8051F系列微控制器及其應(yīng)用
附錄
習(xí)題
樣卷
參考文獻(xiàn)