第1章 Quartus Ⅱ開發(fā)流程
1.1 知識(shí)目標(biāo)
1.2 能力目標(biāo)
1.3 章節(jié)任務(wù)
1.4 Quartus Ⅱ軟件綜述
1.5 設(shè)計(jì)輸入
1.6 約束輸入
1.6.1 使用分配編輯器（Assignments Editor）
1.6.2 使用引腳規(guī)劃器（Pin Planner）
1.6.3 使用Settings對(duì)話框
1.7 綜合
1.7.1 使用Quartus Ⅱ軟件集成綜合
1.7.2 控制綜合
1.7.3 第三方綜合工具
1.8 布局布線 第1章  Quartus Ⅱ開發(fā)流程
  1.1  知識(shí)目標(biāo)
  1.2  能力目標(biāo)
  1.3  章節(jié)任務(wù)
  1.4  Quartus Ⅱ軟件綜述
  1.5  設(shè)計(jì)輸入
  1.6  約束輸入
    1.6.1  使用分配編輯器（Assignments Editor）
    1.6.2  使用引腳規(guī)劃器（Pin Planner）
    1.6.3  使用Settings對(duì)話框
  1.7  綜合
    1.7.1  使用Quartus Ⅱ軟件集成綜合
    1.7.2  控制綜合
    1.7.3  第三方綜合工具
  1.8  布局布線
    1.8.1  設(shè)置布局布線參數(shù)
    1.8.2  反向標(biāo)注分配
  1.9  仿真
    1.9.1  指定仿真器設(shè)置
    1.9.2  建立矢量源文件
    1.9.3  第三方仿真工具
  1.10  編程與配置
    1.10.1  建立編程文件
    1.10.2  器件編程和配置
第2章  Quartus Ⅱ的使用
  2.1  知識(shí)目標(biāo)
  2.2  能力目標(biāo)
  2.3  章節(jié)任務(wù)
  2.4  原理圖和圖表模塊編輯
    2.4.1  內(nèi)附邏輯函數(shù)
    2.4.2  編輯規(guī)則
    2.4.3  原理圖和圖表模塊編輯工具
    2.4.4  原理圖編輯流程
  2.5  文本編輯
  2.6  混合編輯（自底向上）
  2.7  混合編輯（自頂向下）
第3章  VHDL硬件描述語(yǔ)言
  3.1  知識(shí)目標(biāo)
  3.2  能力目標(biāo)
  3.3  章節(jié)任務(wù)
  3.4  VHDL語(yǔ)言簡(jiǎn)介
  3.5  VHDL語(yǔ)言設(shè)計(jì)實(shí)體的基本結(jié)構(gòu)
  3.6  VHDL語(yǔ)言要素
    3.6.1  VHDL數(shù)據(jù)對(duì)象
    3.6.2  VHDL數(shù)據(jù)類型
    3.6.3  IEEE預(yù)定義標(biāo)準(zhǔn)邏輯位與矢量及用戶自定義數(shù)據(jù)類型
    3.6.4  VHDL操作符
    3.6.5  VHDL的程序包
  3.7  VHDL順序語(yǔ)句
    3.7.1  賦值語(yǔ)句
    3.7.2  IF語(yǔ)句
    3.7.3  Case語(yǔ)句
    3.7.4  LOOP語(yǔ)句
    3.7.5  NEXT語(yǔ)句
    3.7.6  EXIT語(yǔ)句
    3.7.7  WAIT語(yǔ)句
    3.7.8  NULL語(yǔ)句
    3.7.9  RETURN語(yǔ)句
  3.8  VHDL并行語(yǔ)句
    3.8.1  進(jìn)程（PROCESS）語(yǔ)句
    3.8.2  并行信號(hào)賦值語(yǔ)句
    3.8.3  方塊（Block）語(yǔ)句
    3.8.4  元件例化語(yǔ)句
    3.8.5  生成（GENERATE）語(yǔ)句
  3.9  VHDL子程序
    3.9.1  過(guò)程的定義和調(diào)用
    3.9.2  函數(shù)的定義和調(diào)用
  3.10  VHDL的描述風(fēng)格
    3.10.1  VHDL行為描述方式
    3.10.2  數(shù)據(jù)流描述方式
    3.10.3  結(jié)構(gòu)級(jí)描述方式
第4章  門電路設(shè)計(jì)范例
第5章  組合邏輯電路設(shè)計(jì)范例
第6章  寄存器、存儲(chǔ)器、鎖存器和觸發(fā)器的VHDL描述
第7章  計(jì)數(shù)器、信號(hào)發(fā)生器和分頻器的VHDL描述
第8章  數(shù)字系統(tǒng)設(shè)計(jì)范例
第9章  可參數(shù)化宏模塊及IP核的使用
第10章  DSP Builder設(shè)計(jì)范例
第11章  基于FPGA的射頻熱療系統(tǒng)的設(shè)計(jì)
第12章  基于FPGA的直流電動(dòng)機(jī)伺服系統(tǒng)的設(shè)計(jì)
參考文獻(xiàn)