利用硬件描述語言設(shè)計電路后，必須借助EDA軟件才能使此設(shè)計在現(xiàn)場可編程邏輯門陣列（Field Programmable Gate Array，F(xiàn)PGA）上利用硬件仿真工具進行驗證。為了讓讀者快速掌握EDA軟件的使用方法，《Verilog HDL實驗教程（第二版）》的第1章介紹了Quartus的使用方法，使用的版本是Quartus II 9.0。讀者只要根據(jù)書中的步驟，就能掌握包括設(shè)計輸入、綜合、適配、仿真和編程下載的方法�？紤]到有的學(xué)校和專業(yè)的硬件實現(xiàn)平臺還未來得及更新?lián)Q代，《Verilog HDL實驗教程（第二版）》在附錄3中介紹了MAX plus II EDA軟件的使用。Xilinx器件和設(shè)計軟件在國內(nèi)FPGA市場也占相當(dāng)份額，附錄5中我們對ISE集成開發(fā)環(huán)境及簡要使用方法作了一些必要的介紹。目前在IC設(shè)計界，編譯型仿真軟件ModeISim使用相當(dāng)廣泛，《Verilog HDL實驗教程（第二版）》在附錄6中也進行了簡要介紹。
《Verilog HDL實驗教程（第二版）》中的所有實驗都通過了EDA工具的仿真測試并通過了FPGA平臺的硬件驗證，每個實驗都給出了詳細的實驗?zāi)康�、實驗原理或設(shè)計說明與提示及實驗報告的要求，教師可以根據(jù)學(xué)時數(shù)、教學(xué)實驗的要求及不同的學(xué)生對象，布置不同任務(wù)的實驗項目。
第1章 QuartusⅡ入門向?qū)?br />1．1 建立工作庫文件夾和編輯設(shè)計文件
1．2 編譯VerilogHDL文件
1．3 時序仿真
1．4 創(chuàng)建頂層文件
1．5 引腳設(shè)置與硬件驗證
第2章 組合電路設(shè)計
2．1 編碼器設(shè)計
2．2 譯碼器設(shè)計
2．3 數(shù)據(jù)選擇器設(shè)計
2．4 加法器設(shè)計
2．5 乘法器設(shè)計
2．6 七人表決器設(shè)計
第3章 時序電路設(shè)計
3．1 觸發(fā)器設(shè)計
3．2 寄存器設(shè)計
3．3 計數(shù)器設(shè)計
3．4 �？勺�16位計數(shù)器設(shè)計
3．5 序列檢測器設(shè)計
第4章 綜合設(shè)計型實驗
4．1 數(shù)字秒表設(shè)計
4．2 頻率計設(shè)計
4．3 多功能數(shù)字鐘設(shè)計
4．4 彩燈控制器設(shè)計
4．5 交通燈控制器設(shè)計
4．6 密碼鎖設(shè)計
4．7 數(shù)控脈寬可調(diào)信號發(fā)生器設(shè)計
4．8 出租車計費器設(shè)計
4．9 萬年歷設(shè)計
4．10 數(shù)字電壓表設(shè)計
4．11 波形發(fā)生器設(shè)計
4．12 自動售貨機控制電路設(shè)計
4．13 電梯控制器電路設(shè)計
4．14 自動打鈴系統(tǒng)設(shè)計
4．15 步進電機細分驅(qū)動控制電路設(shè)計
第5章 HDL項目設(shè)計應(yīng)用實例
5．1 紅外遙控發(fā)/收數(shù)據(jù)通信系統(tǒng)
5．2 紅外遙控接收信號解碼器設(shè)計
5．3 嵌入式UART的設(shè)計
5．4 步進電機驅(qū)動控制器設(shè)計
5．5 12C串行總線控制器設(shè)計
5．6 數(shù)字基帶傳輸HDB3編解碼器
5．7 PAL制數(shù)字視頻圖像采集控制器設(shè)計
5．8 雙速自適應(yīng)以太網(wǎng)MAC設(shè)計
附錄1 GW48SOC/EDA系統(tǒng)使用說明
附錄2 NH-TIV型EDA實驗開發(fā)系統(tǒng)使用說明
附錄3 MAX plusⅡ使用指導(dǎo)
附錄4 ispEXPERTSystem3．0使用指導(dǎo)
附錄5 XilinxISE9．1i入門指導(dǎo)
附錄6 ModeISim入門指導(dǎo)
附錄7 常用數(shù)字電路模塊的VerilogHDL程序
書單推薦
