目　　錄
第1章　信號(hào)完整性原理圖 （1）
1.1　新建LineSim工程 （1）
1.2　運(yùn)行仿真 （6）
1.3　端接優(yōu)化 （7）
第2章　LineSim Cell-Based SCH原理圖 （10）
第3章　信號(hào)完整性理論 （19）
3.1　信號(hào)完整性概述 （19）
3.2　傳輸線(xiàn) （20）
3.2.1　傳輸線(xiàn)效應(yīng) （22）
3.2.2　微帶線(xiàn)和帶狀線(xiàn)的串?dāng)_比較 （27）
3.3　時(shí)序 （29）
3.4　電磁干擾（EMI）與電磁兼容（EMC） （32）
3.5　信號(hào)完整性的“4T原則” （34）
3.5.1　芯片設(shè)計(jì)技術(shù) （35）
3.5.2　電路的拓?fù)浣Y(jié)構(gòu) （36）
3.5.3　電路的端接 （37）
3.5.4　傳輸線(xiàn)的參數(shù) （39）
3.6　疊層 （41）
3.7　影響傳輸延時(shí)的因素 （41）
3.8　在LineSim中查看傳輸線(xiàn)參數(shù) （42）
第4章　HyperLynx軟件簡(jiǎn)介 （44）
4.1　前仿真流程 （44）
4.2　HyperLynx菜單設(shè)置 （45）
4.3　HyperLynx工作界面介紹 （54）
第5章　仿真模型簡(jiǎn)介 （67）
5.1　HyperLynx支持的仿真模型 （67）
5.2　MOD模型 （67）
5.3　IBIS模型 （69）
5.4　SPICE模型 （77）
5.5　S參數(shù)模型 （81）
5.6　EBD模型 （84）
5.7　PML模型 （86）
第6章　HyperLynx（SI）疊層結(jié)構(gòu) （87）
6.1　疊層編輯器簡(jiǎn)介 （87）
6.2　疊層編輯器中的菜單 （88）
6.3　疊層編輯器中的表格 （92）
6.4　疊層編輯器中的標(biāo)簽 （94）
6.5　疊層編輯器熟悉步驟 （95）
6.6　目前常見(jiàn)的疊層 （96）
第7章　HyperLynx之PADS導(dǎo)入 （99）
7.1　PADS導(dǎo)出設(shè)置 （99）
7.2　導(dǎo)入HyperLynx （101）
第8章　HyperLynx去耦電容預(yù)分析 （102）
8.1　新建一個(gè)LineSim Free-Form原理圖 （102）
8.2　編輯疊層結(jié)構(gòu) （103）
8.3　畫(huà)板框 （104）
8.4　添加去耦電容 （105）
8.5　仿真分析 （108）
第9章　HyperLynx之Allegro導(dǎo)入 （122）
9.1　Intel FPGA BRD主板導(dǎo)入過(guò)程 （122）
9.2　DDR內(nèi)存條導(dǎo)入過(guò)程 （128）
第10章　HyperLynx之HDMI實(shí)例講解 （131）
10.1　HDMI簡(jiǎn)介 （131）
10.2　HDMI概述 （131）
10.3　HDMI標(biāo)準(zhǔn)物理層 （133）
10.3.1　連接器和電纜 （133）
10.3.2　電氣規(guī)范 （139）
10.4　信號(hào)和編碼 （147）
10.5　眼圖和眼圖模板 （148）
10.6　HDMI仿真示例 （152）
10.6.1　源設(shè)備側(cè)眼圖建模仿真示例 （152）
10.6.2　HDMI差分對(duì)長(zhǎng)度仿真示例 （162）
10.6.3　HDMI插入Connector的寄生S參數(shù)后對(duì)比原理圖仿真示例 （169）
10.6.4　HDMI差分對(duì)內(nèi)偏差仿真示例 （170）
10.6.5　HDMI差分對(duì)間偏差仿真示例 （177）
10.6.6　HDMI常規(guī)鏈路仿真示例 （182）
10.7　HDMI后仿真示例 （191）
第11章　HyperLynx之USB仿真實(shí)例 （196）
11.1　USB簡(jiǎn)介 （196）
11.2　USB 1.0/1.1/2.0的上電識(shí)別過(guò)程 （204）
11.3　USB 2.0測(cè)試點(diǎn)和測(cè)試眼圖模板 （206）
11.4　USB鏈路圖 （211）
11.5　二層板項(xiàng)目實(shí)例 （228）
11.6　USB 3.0體系架構(gòu)概述 （235）
11.6.1　USB 3.0系統(tǒng)說(shuō)明 （235）
11.6.2　超高速架構(gòu) （236）
11.6.3　電纜結(jié)構(gòu)和電線(xiàn)分配 （240）
11.6.4　物理層的功能描述 （248）
11.6.5　符號(hào)編碼 （249）
11.6.6　時(shí)鐘與抖動(dòng) （250）
11.6.7　驅(qū)動(dòng)器技術(shù)規(guī)格書(shū) （251）
11.6.8　USB 3.0的預(yù)仿真評(píng)估 （253）
11.6.9　USB 3.0后仿真 （263）
第12章　HyperLynx之DDR仿真實(shí)例 （267）
12.1　DRAM簡(jiǎn)介 （267）
12.2　DDR2存儲(chǔ)器接口的SI前仿真 （269）
12.3　DDR2存儲(chǔ)器接口的SI后仿真 （300）
12.4　DDR3 Fly-By結(jié)構(gòu)預(yù)仿真舉例 （323）
12.5　DDR3的PCB后仿真 （330）
第13章　HyperLynx之DC Drop仿真 （342）
13.1　DC Drop前仿真 （342）
13.2　3D顯示圖形中的按鈕功能 （347）
13.3　直流電流密度圖 （348）
13.4　多層板直流降后仿真例子 （352）
13.5　多層板直流降批處理后仿真例子 （363）
13.6　二層板直流降仿真例子 （366）
13.7　DDR2內(nèi)存條直流降仿真例子 （377）
第14章　去耦平面噪聲及協(xié)同分析實(shí)例 （385）
14.1　電源完整性理論 （385）
14.2　去耦預(yù)分析舉例 （386）
14.3　去耦平面后分析舉例 （405）
14.4　去耦電容后分析舉例 （412）
14.5　用QPL文件去耦后分析舉例 （422）
14.6　平面噪聲分析 （428）
14.7　平面噪聲后分析 （432）
14.8　SI/PI協(xié)同仿真 （438）
14.9　通過(guò)過(guò)孔旁路分析研究過(guò)孔阻抗的好壞 （443）
14.10　PDN預(yù)設(shè)計(jì) （446）
14.11　多層板去耦后分析 （459）
14.12　4層板去耦后分析 （465）
14.13　導(dǎo)出內(nèi)存條EBD模型 （472）
第15章　HyperLynx之S參數(shù)級(jí)聯(lián)和TDR查看 （477）