本書(shū)為第五版，是在普通高等教育“十一五”國(guó)家級(jí)規(guī)劃教材（第四版）的基礎(chǔ)上修訂而成的，內(nèi)容更加簡(jiǎn)明、實(shí)用。
本書(shū)共有9章, 內(nèi)容包括數(shù)制與編碼、基本邏輯運(yùn)算及集成邏輯門(mén)、布爾代數(shù)與邏輯函數(shù)化簡(jiǎn)、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與變換、數(shù)/模與模/數(shù)轉(zhuǎn)換、半導(dǎo)體存儲(chǔ)器和可編程邏輯器件等。每章均有一定量的例題和練習(xí)題。本書(shū)配有由西安電子科技大學(xué)出版社出版的《數(shù)字電子技術(shù)學(xué)習(xí)指導(dǎo)與題解》（江曉安主編），可供讀者學(xué)習(xí)時(shí)使用。本書(shū)還配有完整課件與視頻資源可供教學(xué)使用。
編者集50多年的教學(xué)經(jīng)驗(yàn)，綜合有關(guān)專(zhuān)業(yè)的大綱要求編寫(xiě)了本書(shū)。本書(shū)適用于高等工科院校有關(guān)專(zhuān)業(yè)本科生、高職高專(zhuān)學(xué)生及自考生，也可供電子技術(shù)領(lǐng)域的工程技術(shù)人員學(xué)習(xí)參考。
當(dāng)今時(shí)代，電子技術(shù)已成為各種工程技術(shù)的核心，它的應(yīng)用涵蓋了各行各業(yè)。在電子技術(shù)的發(fā)展過(guò)程中，數(shù)字化是其必由之路。特別是進(jìn)入電子信息時(shí)代以來(lái)，數(shù)字電子技術(shù)更是成為了社會(huì)經(jīng)濟(jì)發(fā)展的一項(xiàng)支柱技術(shù)。它不僅具有高可靠性、高穩(wěn)定性、可編程性、易設(shè)計(jì)等眾多優(yōu)點(diǎn)，而且在技術(shù)創(chuàng)新上也表現(xiàn)出巨大的潛力。它作為電子信息時(shí)代的支撐技術(shù)，在全球電子信息化的進(jìn)程中起到了巨大的作用。
“數(shù)字電子技術(shù)”課程是電子信息類(lèi)專(zhuān)業(yè)及相關(guān)專(zhuān)業(yè)重要的專(zhuān)業(yè)基礎(chǔ)課程，它不僅是相關(guān)后續(xù)專(zhuān)業(yè)課程的基礎(chǔ)，同時(shí)也是今后工作中應(yīng)該掌握的非常重要的電子技術(shù)知識(shí)基礎(chǔ)。因此對(duì)于電子信息類(lèi)專(zhuān)業(yè)及相關(guān)專(zhuān)業(yè)的學(xué)生而言，學(xué)好“數(shù)字電子技術(shù)”課程是十分重要和必要的。
《數(shù)字電子技術(shù)（第五版）》是在第四版的基礎(chǔ)上進(jìn)行了一些修正和補(bǔ)充而成的。在保留了前四版特點(diǎn)的基礎(chǔ)上，為適應(yīng)現(xiàn)代信息化教學(xué)的需要，本版不僅修改完善了書(shū)中相關(guān)的內(nèi)容，而且還提供了豐富的電子教學(xué)資源（課件、視頻等）供參考。
參加此次修訂的有西安電子科技大學(xué)周慧鑫教授、江曉安教授、付少鋒教授和宋娟副教授等。
本書(shū)適合作為高等學(xué)校相關(guān)專(zhuān)業(yè)本科、專(zhuān)科、高職學(xué)生“數(shù)字電子技術(shù)”或“數(shù)字邏輯電路”等課程的教材，也可供自學(xué)考試、夜大、函大和遠(yuǎn)程教學(xué)相關(guān)專(zhuān)業(yè)選用，只是在內(nèi)容講授的深度和廣度上有所區(qū)別，教師在講授本門(mén)課程時(shí)可根據(jù)實(shí)際需要進(jìn)行選講。
本書(shū)自第一版出版至今得到了許多使用單位的老師和學(xué)生們的關(guān)心與支持，他們認(rèn)真指正了書(shū)中的差錯(cuò)，提出了寶貴的修改意見(jiàn)和建議，在此，一并向他們表示衷心的感謝，并向編寫(xiě)本書(shū)時(shí)所參考文獻(xiàn)的作者致謝。
由于編者水平有限，書(shū)中一定存在一些不妥之處，歡迎讀者多提寶貴意見(jiàn)和建議，敬請(qǐng)批評(píng)指正。
作者郵箱：hxzhou@mail.xidian.edu.cn
編者
2023年11月20日
第一章 數(shù) 制 與 編 碼
1.1 進(jìn)位計(jì)數(shù)制 1
1.1.1 十進(jìn)制 1
1.1.2 二進(jìn)制 2
1.1.3 八進(jìn)制和十六進(jìn)制2
1.2 數(shù)制轉(zhuǎn)換 3
1.2.1 其它進(jìn)制數(shù)與十進(jìn)制數(shù)相互轉(zhuǎn)換 3
1.2.2 二進(jìn)制數(shù)與八進(jìn)制數(shù)、十六進(jìn)制數(shù)的相互轉(zhuǎn)換 5
1.3 編碼 6
1.3.1 二-十進(jìn)制(BCD）碼 6
1.3.2 可靠性代碼 8
1.3.3 字符代碼 9
練習(xí)題 10
第二章 基本邏輯運(yùn)算及集成邏輯門(mén)
2.1 基本概念 12
2.1.1 邏輯變量與邏輯函數(shù) 12
2.1.2 真值表 13
2.2 三種基本邏輯運(yùn)算 13
2.2.1 與邏輯(與運(yùn)算、邏輯乘) 14
2.2.2 或邏輯(或運(yùn)算、邏輯加) 14
2.2.3 非邏輯(非運(yùn)算、邏輯反) 15
2.3 常用的復(fù)合邏輯 16
2.3.1 “與非”邏輯 16
2.3.2 “或非”邏輯 16
2.3.3 “與或非”邏輯 17
2.3.4 “異或”邏輯與“同或”邏輯 17
2.3.5 正負(fù)邏輯 19
2.4 集成邏輯門(mén)電路 19
2.4.1 TTL集成邏輯門(mén)電路 20
2.4.2 CMOS集成邏輯門(mén)電路 21
2.4.3 集成邏輯門(mén)電路的特性與參數(shù) 21
2.4.4 開(kāi)路門(mén)與三態(tài)門(mén) 25
2.4.5 集成邏輯門(mén)在使用中的實(shí)際問(wèn)題 27
練習(xí)題 31
第三章 布爾代數(shù)與邏輯函數(shù)化簡(jiǎn)
3.1 基本公式和法則 34
3.1.1 基本公式 34
3.1.2 基本法則 36
3.1.3 基本公式的應(yīng)用 37
3.2 邏輯函數(shù)的代數(shù)法化簡(jiǎn) 39
3.2.1 邏輯函數(shù)與邏輯圖 39
3.2.2 邏輯函數(shù)的化簡(jiǎn)原則 40
3.2.3 與或邏輯函數(shù)的化簡(jiǎn) 40
3.3 卡諾圖化簡(jiǎn) 42
3.3.1 卡諾圖化簡(jiǎn)的基本原理 42
3.3.2 邏輯函數(shù)的標(biāo)準(zhǔn)式——最小項(xiàng) 43
3.3.3 卡諾圖的結(jié)構(gòu) 45
3.3.4 邏輯函數(shù)的卡諾圖表示法 46
3.3.5 相鄰最小項(xiàng)合并規(guī)律 46
3.3.6 與或邏輯的化簡(jiǎn) 47
3.3.7 其它邏輯形式的化簡(jiǎn) 50
3.3.8 無(wú)關(guān)項(xiàng)及其應(yīng)用 53
*3.3.9 有原變量無(wú)反變量的邏輯函數(shù)的化簡(jiǎn) 55
3.3.10 多輸出函數(shù)的化簡(jiǎn) 61
練習(xí)題 62
第四章 組合邏輯電路
4.1 組合邏輯電路的分析 64
4.2 組合邏輯電路的設(shè)計(jì) 66
4.3 常用中規(guī)模組合邏輯部件的原理和應(yīng)用 68
4.3.1 半加器與全加器 70
4.3.2 編碼器與譯碼器 79
4.3.3 數(shù)據(jù)選擇器與多路分配器 93
4.3.4 數(shù)字比較器 100
4.4 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn) 103
4.4.1 競(jìng)爭(zhēng)現(xiàn)象 103
4.4.2 冒險(xiǎn)現(xiàn)象 103
4.4.3 冒險(xiǎn)現(xiàn)象的判別 104
4.4.4 冒險(xiǎn)現(xiàn)象的消除 105
練習(xí)題 107
第五章 觸 發(fā) 器
5.1 時(shí)序電路概述 112
5.1.1 時(shí)序電路的特點(diǎn) 112
5.1.2 時(shí)序電路的分類(lèi) 113
5.1.3 狀態(tài)表和狀態(tài)圖 113
5.2 基本觸發(fā)器 116
5.2.1 基本RS觸發(fā)器 116
5.2.2 時(shí)鐘控制的RS觸發(fā)器 118
5.2.3 D觸發(fā)器 119
5.2.4 T觸發(fā)器 120
5.2.5 JK觸發(fā)器 121
5.2.6 基本觸發(fā)器的空翻和振蕩現(xiàn)象 122
5.3 集成觸發(fā)器 124
5.3.1 維持阻塞觸發(fā)器 124
5.3.2 邊沿觸發(fā)器 125
5.3.3 主從觸發(fā)器 125
5.3.4 觸發(fā)器的直接置位和直接復(fù)位 126
5.3.5 觸發(fā)器的邏輯符號(hào)比較 127
練習(xí)題 128
第六章 時(shí)序邏輯電路
6.1 時(shí)序電路的分析 132
6.1.1 同步時(shí)序電路分析舉例 132
6.1.2 異步時(shí)序電路分析舉例 136
6.2 同步時(shí)序電路的設(shè)計(jì) 137
6.3 計(jì)數(shù)器 145
6.3.1 計(jì)數(shù)器的分類(lèi) 145
6.3.2 2n進(jìn)制計(jì)數(shù)器組成規(guī)律 145
6.3.3 集成計(jì)數(shù)器功能分析及其應(yīng)用 148
6.4 寄存器與移位寄存器 158
6.4.1 寄存器 158
6.4.2 移位寄存器 159
6.4.3 集成移位寄存器功能分析及其應(yīng)用 161
6.5 序列信號(hào)發(fā)生器 168
6.5.1 移位型序列信號(hào)產(chǎn)生電路 168
6.5.2 計(jì)數(shù)型序列信號(hào)產(chǎn)生電路 170
練習(xí)題 172
第七章 脈沖波形的產(chǎn)生與變換
7.1 概述 176
7.2 555定時(shí)電路 177
7.2.1 基本組成 177
7.2.2 工作原理及特點(diǎn) 178
7.3 單穩(wěn)態(tài)電路 179
7.3.1 電路組成 179
7.3.2 工作原理 179
7.4 多諧振蕩器 181
7.4.1 電路組成 182
7.4.2 工作原理 182
7.5 施密特電路 184
7.5.1 電路組成 184
7.5.2 工作原理 185
7.5.3 主要應(yīng)用 185
練習(xí)題 186
第八章 數(shù)/模與模/數(shù)轉(zhuǎn)換
8.1 DAC 188
8.1.1 DAC的基本概念 188
8.1.2 DAC的電路形式及工作原理 190
8.1.3 集成DAC 193
8.2 ADC 193
8.2.1 ADC的組成 193
8.2.2 ADC電路 195
8.2.3 ADC的主要技術(shù)指標(biāo) 205
8.2.4 集成ADC 206
練習(xí)題 207
第九章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
9.1 半導(dǎo)體存儲(chǔ)器 209
9.1.1 只讀存儲(chǔ)器(ROM) 210
9.1.2 ROM在組合邏輯設(shè)計(jì)中的應(yīng)用 211
9.1.3 ROM的編程及分類(lèi) 213
9.1.4 隨機(jī)存取存儲(chǔ)器(RAM) 216
9.1.5 存儲(chǔ)器容量的擴(kuò)展 219
9.2 可編程邏輯器件PLD 220
9.2.1 PLD電路簡(jiǎn)介 221
9.2.2 PLD的開(kāi)發(fā) 229
練習(xí)題 233
附錄一 常用邏輯符號(hào)對(duì)照表 236
附錄二 數(shù)字集成電路的型號(hào)命名法 238
附錄三 集成邏輯門(mén)內(nèi)部電路239
參考文獻(xiàn) 256
書(shū)單推薦
