第1章 數(shù)字電路基礎(chǔ)
1.1 數(shù)字信號(hào)與數(shù)字電路
1.2 數(shù)制
1.2.1 十進(jìn)制數(shù)
1.2.2 二進(jìn)制數(shù)
1.2.3 十六進(jìn)制數(shù)
1.2.4 不同數(shù)制之間的轉(zhuǎn)換
1.3 補(bǔ)碼
1.4 編碼
1.4.1 十進(jìn)制代碼
1.4.2 循環(huán)碼
1.4.3 ASCII碼
本章小結(jié)
習(xí)題
第2章 邏輯代數(shù)
2.1 邏輯運(yùn)算
2.1.1 與邏輯
2.1.2 或邏輯
2.1.3 非邏輯
2.1.4 兩種復(fù)合邏輯
2.1.5 兩種特殊邏輯
2.2 邏輯代數(shù)中的公式
2.2.1 基本公式
2.2.2 常用公式
2.2.3 異或邏輯的應(yīng)用
2.3 三種規(guī)則
2.3.1 代人規(guī)則
2.3.2 反演規(guī)則
2.3.3 對(duì)偶規(guī)則
2.4 邏輯函數(shù)的表示方法
2.4.1 真值表
2.4.2 函數(shù)表達(dá)式
2.4.3 邏輯圖
2.4.4 表示方法的相互轉(zhuǎn)換
2.5 邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.5.1 標(biāo)準(zhǔn)與或式
2.5.2 標(biāo)準(zhǔn)或與式
2.5.3 兩種標(biāo)準(zhǔn)形式的關(guān)系
2.6 邏輯函數(shù)的化簡
2.6.1 公式化簡法
2.6.2 卡諾圖化簡法
2.6.3 Q-M化簡法
2.7 無關(guān)項(xiàng)及其應(yīng)用
2.8 硬件描述語言
2.8.1 模塊的基本結(jié)構(gòu)
2.8.2 Verilog語法元素
2.8.3 數(shù)據(jù)類型
本章小結(jié)
習(xí)題
第3章 門電路
3.1 分立器件門電路
3.1.1 二極管與門
3.1.2 二極管或門
3.1.3 三極管反相器
3.2 集成邏輯門
3.2.1 CMOS反相器
3.2.2 其他CMOS邏輯門
3.2.3 TTL邏輯門
3.3 兩種特殊門電路
3.3.1 OC/OD門
3.3.2 三態(tài)門
3.4 CMOS傳輸門
3.5 Verilog的基元和操作符
3.5.1 Verilog的基元
3.5.2 操作符
3.6 設(shè)計(jì)實(shí)踐
本章小結(jié)
習(xí)題
第4章 組合邏輯電路
4.1 組合邏輯電路概述
4.2 組合電路的分析與設(shè)計(jì)
4.2.1 組合電路設(shè)計(jì)
4.2.2 組合電路分析
4.3 常用組合邏輯器件
4.3.1 編碼器
4.3.2 譯碼器
4.3.3 數(shù)據(jù)選擇器與數(shù)據(jù)分配器
4.3.4 加法器
4.3.5 數(shù)值比較器
4.3.6 奇偶校驗(yàn)器
4.4 組合電路中的競爭-冒險(xiǎn)
4.4.1 競爭-冒險(xiǎn)的概念
4.4.2 競爭-冒險(xiǎn)的檢查方法
4.4.3 競爭-冒險(xiǎn)的消除方法
4.5 邏輯功能的三種描述方法
4.5.1 結(jié)構(gòu)描述
4.5.2 數(shù)據(jù)流描述
4.5.3 行為描述
4.6 設(shè)計(jì)實(shí)踐
4.6.1 門電路功能實(shí)驗(yàn)電路
4.6.2 二進(jìn)制數(shù)-BCD碼轉(zhuǎn)換
本章小結(jié)
習(xí)題
第5章 鎖存器與觸發(fā)器
5.1 基本鎖存器及其功能描述方法
5.2 門控鎖存器
5.3 脈沖觸發(fā)器
5.4 邊沿觸發(fā)器
5.5 鎖存器與觸發(fā)器的邏輯功能和動(dòng)作特點(diǎn)
5.6 鎖存器與觸發(fā)器的動(dòng)態(tài)特性
5.6.1 門控鎖存器的動(dòng)態(tài)特性
5.6.2 邊沿觸發(fā)器的動(dòng)態(tài)特性
5.7 鎖存器和觸發(fā)器的描述
5.7.1 鎖存器的描述
5.7.2 觸發(fā)器的描述
5.8 設(shè)計(jì)實(shí)踐
本章小結(jié)
習(xí)題
第6章 時(shí)序邏輯電路
6.1 時(shí)序邏輯電路概述
6.2 時(shí)序電路的功能描述
6.2.1 狀態(tài)轉(zhuǎn)換表
6.2.2 狀態(tài)轉(zhuǎn)換圖
6.2.3 時(shí)序圖
6.3 時(shí)序電路的分析與設(shè)計(jì)
6.3.1 時(shí)序電路分析
6.3.2 時(shí)序電路設(shè)計(jì)
6.4 寄存器與移位寄存器
6.4.1 寄存器
6.4.2 移位寄存器
6.5 計(jì)數(shù)器
6.5.1 同步計(jì)數(shù)器設(shè)計(jì)
6.5.2 異步計(jì)數(shù)器分析
6.5.3 任意進(jìn)制計(jì)數(shù)器
6.5.4 兩種特殊計(jì)數(shù)器
6.6 兩種時(shí)序單元電路
6.6.1 頁序脈沖發(fā)生器
6.6.2 序列信號(hào)產(chǎn)生器
6.7 時(shí)序電路中的競爭-冒險(xiǎn)
6.7.1 時(shí)鐘脈沖的特性
6.7.2 時(shí)序電路可靠工作的條件
6.8 時(shí)序邏輯電路的描述
6.8.1 寄存器的描述
6.8.2 計(jì)數(shù)器的描述
6.8.3 一般時(shí)序電路的描述
6.9 設(shè)計(jì)實(shí)踐
6.9.1 交通燈控制器設(shè)計(jì)
6.9.2 數(shù)字頻率計(jì)設(shè)計(jì)
6.9.3 序列控制電路設(shè)計(jì)
本章小結(jié)
習(xí)題
第7章 半導(dǎo)體存儲(chǔ)器
7.1 ROM
7.2 RAM
7.2.1 SRAM
7.2.2 DRAM
7.3 存儲(chǔ)容量的擴(kuò)展
7.4 ROM的應(yīng)用
7.4.1 實(shí)現(xiàn)組合邏輯函數(shù)
7.4.2 進(jìn)行代碼轉(zhuǎn)換
7.4.3 構(gòu)成函數(shù)發(fā)生器
7.5 可編程邏輯器件
7.5.1 基于乘積項(xiàng)結(jié)構(gòu)的PLD
7.5.2 基于查找表結(jié)構(gòu)的FPGA
7.6 存儲(chǔ)器的描述
7.7 設(shè)計(jì)實(shí)踐
7.7.1 DDS信號(hào)源設(shè)計(jì)
7.7.2 LED點(diǎn)陣驅(qū)動(dòng)電路設(shè)計(jì)
本章小結(jié)
習(xí)題
第8章 脈沖電路
8.1 描述脈沖的主要參數(shù)
8.2 555定時(shí)器及應(yīng)用
8.2.1 施密特電路
8.2.2 單穩(wěn)態(tài)電路
8.2.3 多諧振蕩器
8.3 設(shè)計(jì)實(shí)踐
8.3.1 音頻脈沖電路設(shè)計(jì)
8.3.2 簡易電子琴設(shè)計(jì)
本章小結(jié)
習(xí)題
第9章 D/A和A/D轉(zhuǎn)換器
9.1 D/A轉(zhuǎn)換器
9.1.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
9.1.2 梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
9.1.3 D/A轉(zhuǎn)換器的性能指標(biāo)
9.1.4 雙極性D/A轉(zhuǎn)換方法
9.2 A/D轉(zhuǎn)換器
……