關(guān)于我們
![]() ![]() |
多核處理器設計優(yōu)化——低功耗、高可靠、易測試 讀者對象:本書可作為集成電路工程技術(shù)人員的參考書。本書所講述的技術(shù)和方法,可以用于多核處理器體系結(jié)構(gòu)的低功耗設計中,為邏輯設計,驗證,測試提供技術(shù)參考,為集成電路工程設計人員提供多角度的解決方案。
本書主要內(nèi)容涉及多核處理器設計優(yōu)化的三個方面:低功耗、高可靠和易測試;從處理器核、片上互連網(wǎng)絡和內(nèi)存系統(tǒng)三個方面論述多核處理器設計的低功耗和高可靠優(yōu)化方法;從邏輯電路的可測試性體系結(jié)構(gòu)以及存儲器電路的自測試方面論述多核處理器的可測試性設計方法;從新型三維堆疊架構(gòu)以及異構(gòu)數(shù)據(jù)中心系統(tǒng)層面論述多核處理器的能效提升方法;并以中國科學院計算技術(shù)研究所自主研發(fā)的DPU-M多核處理器為例,介紹相關(guān)成果的應用。
更多科學出版社服務,請掃碼獲取。 ![]()
你還可能感興趣
我要評論
|