第1章　邏輯代數(shù)基礎(chǔ) 1 1.1　數(shù)字電路概述 2 1.1.1　數(shù)字信號(hào)與數(shù)字電路 2 1.1.2　數(shù)字電路的發(fā)展和分類 3 1.2　數(shù)制和碼制 4 1.2.1　幾種常用的數(shù)制 4 1.2.2　不同數(shù)制間的相互轉(zhuǎn)換 6 1.2.3　二進(jìn)制算術(shù)運(yùn)算 9 1.2.4　幾種常用的編碼 13 1.3　邏輯代數(shù)的基本運(yùn)算 16 1.3.1　3種基本邏輯運(yùn)算 17 1.3.2　復(fù)合邏輯運(yùn)算 19 1.4　邏輯代數(shù)的基本公式與定理 21 1.4.1　邏輯代數(shù)的基本公式 21 1.4.2　邏輯代數(shù)的常用公式 22 1.4.3　邏輯代數(shù)的基本定理 23 1.5　邏輯函數(shù)及其表示方法 25 1.5.1　邏輯函數(shù) 25 1.5.2　邏輯函數(shù)常用的表示方法 25 1.5.3　邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式 30 1.5.4　邏輯函數(shù)形式的變換 32 1.6　邏輯函數(shù)的化簡(jiǎn) 34 1.6.1　邏輯函數(shù)化簡(jiǎn)的意義 34 1.6.2　代數(shù)化簡(jiǎn)法 35 1.6.3　卡諾圖化簡(jiǎn)法 37 1.6.4　具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn) 42 1.7　Multisim軟件應(yīng)用基礎(chǔ) 44 1.7.1　EDA技術(shù)簡(jiǎn)介 44 1.7.2　Multisim操作與使用 44 1.7.3　Multisim常用虛擬儀器介紹 51 本章小結(jié) 59 習(xí)題 60 第2章　邏輯門電路 62 2.1　分立元件門電路 63 2.1.1　二極管的開關(guān)特性 63 2.1.2　晶體管的開關(guān)特性 65 2.1.3　二極管與門 67 2.1.4　二極管或門 68 2.1.5　晶體管非門 69 2.2　TTL集成門電路 70 2.2.1　TTL與非門 70 2.2.2　其他類型的TTL門電路 75 2.3　CMOS集成邏輯門電路 79 2.3.1　MOS晶體管的開關(guān)特性 79 2.3.2　CMOS反相器 80 2.3.3　其他類型的CMOS門電路 82 2.3.4　CMOS集成邏輯門電路的主要特點(diǎn) 84 2.4　邏輯門電路的接口電路 84 2.4.1　TTL門電路與CMOS門電路的接口 84 2.4.2　邏輯門電路帶負(fù)載的接口電路 86 2.5　可編程邏輯器件 87 2.5.1　PLD電路的表示方法 88 2.5.2　低密度可編程邏輯器件 90 2.5.3　高密度可編程邏輯器件 94 本章小結(jié) 97 習(xí)題 98 第3章　組合邏輯電路 101 3.1　組合邏輯電路的概念及分析 102 3.1.1　組合邏輯電路的定義及邏輯功能 102 3.1.2　組合邏輯電路的分析 103 3.2　組合邏輯電路的設(shè)計(jì) 105 3.2.1　組合邏輯電路的設(shè)計(jì)步驟 105 3.2.2　組合邏輯電路的設(shè)計(jì)舉例 106 3.3　常用集成組合邏輯器件及應(yīng)用 107 3.3.1　編碼器 107 3.3.2　譯碼器 111 3.3.3　數(shù)據(jù)選擇器 118 3.3.4　數(shù)據(jù)分配器 123 3.3.5　加法器 124 3.3.6　數(shù)值比較器 127 3.4　組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn) 131 3.4.1　產(chǎn)生競(jìng)爭(zhēng)-冒險(xiǎn)的原因 131 3.4.2　消除競(jìng)爭(zhēng)-冒險(xiǎn)的方法 132 3.5　用Multisim分析組合邏輯電路 134 本章小結(jié) 138 習(xí)題 138 第4章　觸發(fā)器 141 4.1　觸發(fā)器的特點(diǎn)與分類 142 4.1.1　觸發(fā)器的基本特點(diǎn) 142 4.1.2　觸發(fā)器的分類 143 4.2　觸發(fā)器的結(jié)構(gòu)與觸發(fā)方式 143 4.2.1　基本RS觸發(fā)器 143 4.2.2　同步觸發(fā)器 148 4.2.3　主從觸發(fā)器 153 4.2.4　邊沿觸發(fā)器 158 4.3　觸發(fā)器的邏輯功能及其描述方法 165 4.3.1　RS觸發(fā)器 165 4.3.2　JK觸發(fā)器 166 4.3.3　D觸發(fā)器 167 4.3.4　T與 觸發(fā)器 167 4.3.5　觸發(fā)器邏輯功能的轉(zhuǎn)換 168 4.4　觸發(fā)器的電氣特性 169 4.4.1　觸發(fā)器的靜態(tài)特性 169 4.4.2　觸發(fā)器的動(dòng)態(tài)特性 169 4.5　用Multisim測(cè)試觸發(fā)器功能 170 本章小結(jié) 174 習(xí)題 175 第5章　時(shí)序邏輯電路 179 5.1　時(shí)序邏輯電路概述 181 5.1.1　時(shí)序邏輯電路的特點(diǎn) 181 5.1.2　時(shí)序邏輯電路的分類 181 5.1.3　時(shí)序邏輯電路的功能描述 182 5.2　時(shí)序邏輯電路的分析 183 5.2.1　同步時(shí)序邏輯電路的分析方法 183 5.2.2　異步時(shí)序邏輯電路的分析方法 188 5.3　時(shí)序邏輯電路的設(shè)計(jì) 190 5.3.1　同步時(shí)序邏輯電路的設(shè)計(jì)方法 190 5.3.2　異步時(shí)序邏輯電路的設(shè)計(jì)方法 199 5.4　常用集成時(shí)序邏輯器件及應(yīng)用 203 5.4.1　寄存器 203 5.4.2　計(jì)數(shù)器 208 5.4.3　順序脈沖發(fā)生器 225 5.4.4　序列信號(hào)發(fā)生器 227 5.5　用Multisim分析時(shí)序邏輯電路 231 本章小結(jié) 236 習(xí)題 236 第6章　脈沖波形的產(chǎn)生與整形 240 6.1　脈沖信號(hào)與脈沖電路 241 6.1.1　脈沖信號(hào) 241 6.1.2　脈沖電路 243 6.2　施密特觸發(fā)器 243 6.2.1　門電路構(gòu)成的施密特觸發(fā)器 243 6.2.2　集成施密特觸發(fā)器 245 6.2.3　施密特觸發(fā)器的應(yīng)用 246 6.3　單穩(wěn)態(tài)觸發(fā)器 247 6.3.1　門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 247 6.3.2　集成單穩(wěn)態(tài)觸發(fā)器 249 6.3.3　單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 251 6.4　多諧振蕩器 253 6.4.1　門電路構(gòu)成的多諧振蕩器 253 6.4.2　石英晶體多諧振蕩器 256 6.5　555定時(shí)器及其應(yīng)用 257 6.5.1　555定時(shí)器的組成與功能 258 6.5.2　555定時(shí)器的典型應(yīng)用 259 6.6　用Multisim分析555定時(shí)器 266 本章小結(jié) 267 習(xí)題 268 第7章　半導(dǎo)體存儲(chǔ)器 271 7.1　半導(dǎo)體存儲(chǔ)器概述 272 7.1.1　半導(dǎo)體存儲(chǔ)器的特點(diǎn) 272 7.1.2　半導(dǎo)體存儲(chǔ)器的分類 272 7.1.3　半導(dǎo)體存儲(chǔ)器的主要參數(shù) 273 7.2　只讀存儲(chǔ)器 273 7.2.1　掩膜只讀存儲(chǔ)器 274 7.2.2　可編程只讀存儲(chǔ)器 276 7.2.3　可擦除的可編程只讀存儲(chǔ)器 277 7.2.4　用ROM實(shí)現(xiàn)組合邏輯函數(shù) 282 7.3　隨機(jī)存取存儲(chǔ)器 284 7.3.1　靜態(tài)隨機(jī)存儲(chǔ)器 285 7.3.2　動(dòng)態(tài)隨機(jī)存儲(chǔ)器 287 7.4　存儲(chǔ)器的擴(kuò)展 289 7.4.1　位擴(kuò)展方式 289 7.4.2　字?jǐn)U展方式 290 本章小結(jié) 291 習(xí)題 291 第8章　數(shù)/模和模/數(shù)轉(zhuǎn)換器 293 8.1　數(shù)/模和模/數(shù)轉(zhuǎn)換器的概念 294 8.2　數(shù)/模轉(zhuǎn)換器 295 8.2.1　數(shù)/模轉(zhuǎn)換器的基本工作原理 295 8.2.2　權(quán)電阻網(wǎng)絡(luò)DAC 296 8.2.3　倒T形電阻網(wǎng)絡(luò)DAC 299 8.2.4　權(quán)電流DAC 300 8.2.5　DAC的主要參數(shù) 301 8.2.6　集成DAC及其應(yīng)用 304 8.3　模/數(shù)轉(zhuǎn)換器 309 8.3.1　模/數(shù)轉(zhuǎn)換器的基本工作原理 309 8.3.2　并聯(lián)比較型ADC 312 8.3.3　反饋比較型ADC 314 8.3.4　雙積分型ADC 316 8.3.5　V-F變換型ADC 319 8.3.6　ADC的主要參數(shù) 320 8.3.7　集成ADC及其應(yīng)用 320 8.4　用Multisim分析DAC和ADC 322 本章小結(jié) 326 習(xí)題 326 第9章　數(shù)字系統(tǒng)設(shè)計(jì) 328 9.1　數(shù)字系統(tǒng)設(shè)計(jì)概述 329 9.1.1　數(shù)字系統(tǒng)的基本結(jié)構(gòu) 329 9.1.2　數(shù)字系統(tǒng)設(shè)計(jì)的基本流程 330 9.2　數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 332 9.2.1　計(jì)數(shù)報(bào)警器設(shè)計(jì) 332 9.2.2　交通燈控制器設(shè)計(jì) 334 本章小結(jié) 341 習(xí)題 341 附錄A　硬件描述語言VHDL基礎(chǔ) 343 附表B　常用74LS系列集成門電路名稱與功能表 366 參考文獻(xiàn) 370