關(guān)于我們
書單推薦
新書推薦

FPGA設(shè)計(jì)與VHDL實(shí)現(xiàn)

FPGA設(shè)計(jì)與VHDL實(shí)現(xiàn)

定  價(jià):59.9 元

        

  • 作者:王金明編著
  • 出版時(shí)間:2021/1/1
  • ISBN:9787121387678
  • 出 版 社:電子工業(yè)出版社
  • 中圖法分類:TP332.1 
  • 頁碼:316
  • 紙張:
  • 版次:1
  • 開本:16K
9
7
3
8
8
7
7
1
6
2
7
1
8
本書主要內(nèi)容包括EDA技術(shù)概述、FPGA/CPLD器件、Ouartus Prime使用指南、VHDL設(shè)計(jì)初步、VHDL結(jié)構(gòu)與要素、VHDL基本語句、VHDL設(shè)計(jì)進(jìn)階、VHDL有限狀態(tài)機(jī)設(shè)計(jì)、VHDL數(shù)字設(shè)計(jì)與優(yōu)化、VHDL的Test Bench仿真、VHDL設(shè)計(jì)實(shí)例等。全書以Quartus Prime、ModelSim SE軟件為工具,以VHDL為議計(jì)語言,以可綜合的設(shè)計(jì)為重點(diǎn),通過諸多精選設(shè)計(jì)案例,闡述數(shù)字系統(tǒng)設(shè)計(jì)方法與設(shè)計(jì)思想,由淺入深地介紹VHDL工程開發(fā)的手段與技能。
 你還可能感興趣
 我要評(píng)論
您的姓名   驗(yàn)證碼: 圖片看不清?點(diǎn)擊重新得到驗(yàn)證碼
留言內(nèi)容