前言

第1章 計(jì)算機(jī)系統(tǒng)概論
　　1.1 計(jì)算機(jī)的發(fā)展與應(yīng)用
　　　　1.1.1 計(jì)算機(jī)的發(fā)展簡史
　　　　1.1.2 計(jì)算機(jī)的發(fā)展趨勢
　　　　1.1.3 計(jì)算機(jī)的分類
　　　　1.1.4 計(jì)算機(jī)的應(yīng)用
　　1.2 計(jì)算機(jī)系統(tǒng)
　　　　1.2.1 計(jì)算機(jī)的硬件和軟件
　　　　1.2.2 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
　　1.3 計(jì)算機(jī)的基本組成
　　　　1.3.1 馮·諾依曼計(jì)算機(jī)的特點(diǎn)
　　　　1.3.2 計(jì)算機(jī)的主要部件
　　　　1.3.3 計(jì)算機(jī)的總線結(jié)構(gòu)
　　　　1.3.4 計(jì)算機(jī)的語言
　　　　1.3.5 計(jì)算機(jī)的工作過程
　　1.4 計(jì)算機(jī)的主要性能指標(biāo)
　　本章小結(jié)
　　習(xí)題1

第2章 計(jì)算機(jī)中信息的表示方法
　　2.1 計(jì)數(shù)制及其相互轉(zhuǎn)換
　　　　2.1.1 二進(jìn)制數(shù)及其特點(diǎn)
　　　　2.1.2 八進(jìn)制數(shù)和十六進(jìn)制數(shù)
　　　　2.1.3 不同計(jì)數(shù)制的相互轉(zhuǎn)換
　　2.2 數(shù)值型數(shù)據(jù)的表示方法
　　　　2.2.1 機(jī)器數(shù)和真值
　　　　2.2.2 帶符號數(shù)的表示方法
　　　　2.2.3 定點(diǎn)數(shù)和浮點(diǎn)數(shù)及其表示方法
　　2.3 計(jì)算機(jī)中的編碼
　　　　2.3.1 字符的編碼
　　　　2.3.2 十進(jìn)制數(shù)字的編碼
　　　　2.3.3 漢字的編碼
　　2.4 其他信息的表示方法
　　2.5 數(shù)據(jù)校驗(yàn)碼
　　　　2.5.1 奇偶校驗(yàn)碼
　　　　2.5.2 循環(huán)冗余校驗(yàn)碼
　　　　2.5.3 海明校驗(yàn)碼
　　本章小結(jié)
　　習(xí)題2

第3章 運(yùn)算方法和運(yùn)算部件
　　3.1 算術(shù)邏輯運(yùn)算基礎(chǔ)
　　　　3.1.1 移位運(yùn)算
　　　　3.1.2 十進(jìn)制數(shù)的運(yùn)算
　　　　3.1.3 邏輯運(yùn)算
　　3.2 定點(diǎn)數(shù)的加法和減法運(yùn)算
　　　　3.2.1 補(bǔ)碼加法運(yùn)算
　　　　3.2.2 補(bǔ)碼減法運(yùn)算
　　　　3.2.3 溢出及其判別方法
　　3.3 算術(shù)邏輯運(yùn)算單元
　　　　3.3.1 加法單元電路
　　　　3.3.2 串行加法器和并行加法器
　　　　3.3.3 并行加法器的進(jìn)位鏈
　　　　3.3.4 4位運(yùn)算器SN74181
　　3.4 定點(diǎn)數(shù)的乘法和除法運(yùn)算
　　　　3.4.1 定點(diǎn)數(shù)的乘法運(yùn)算
　　　　3.4.2 定點(diǎn)數(shù)原碼除法運(yùn)算
　　　　3.4.3 定點(diǎn)數(shù)補(bǔ)碼除法運(yùn)算
　　3.5 浮點(diǎn)數(shù)運(yùn)算
　　本章小結(jié)
　　習(xí)題3

第4章 存儲系統(tǒng)
　　4.1 存儲系統(tǒng)的組織
　　4.2 隨機(jī)讀/寫存儲器
　　　　4.2.1 靜態(tài)存儲器
　　　　4.2.2 動態(tài)存儲器
　　4.3 主存儲器的組織
　　　　4.3.1 動態(tài)存儲器的刷新
　　　　4.3.2 主存儲器邏輯設(shè)計(jì)
　　　　4.3.3 高性能主存儲器
　　4.4 只讀存儲器和閃速存儲器
　　　　4.4.1 只讀存儲器
　　　　4.4.2 閃速存儲器
　　　　4.4.3 內(nèi)存條
　　4.5 高速緩沖存儲器
　　　　4.5.1 Cache存儲器的基本原理
　　　　4.5.2 主存與Cache的地址映射
　　　　4.5.3 替換算法
　　　　4.5.4 多層次Cache存儲器
　　　　4.5.5 Cache存儲器的讀和更新過程
　　4.6 虛擬存儲器
　　　　4.6.1 虛擬存儲器的基本概念
　　　　4.6.2 段式虛擬存儲器
　　　　4.6.3 頁式虛擬存儲器
　　　　4.6.4 段頁式虛擬存儲器
　　本章小結(jié)
　　習(xí)題4

第5章 指令系統(tǒng)
　　5.1 指令系統(tǒng)的發(fā)展與性能要求
　　5.2 指令格式
　　　　5.2.1 指令包含的信息及格式
　　　　5.2.2 指令操作碼的擴(kuò)展技術(shù)
　　　　5.2.3 指令長度與字長的關(guān)系
　　5.3 尋址方式
　　　　5.3.1 操作數(shù)的尋址方式
　　　　5.3.2 奔騰CPU的尋址方式
　　5.4 指令類型
　　5.5 CISC和RISC
　　本章小結(jié)
　　習(xí)題5

第6章 中央處理器
　　6.1 CPU概述
　　　　6.1.1 CPU的功能
　　　　6.1.2 CPU的組成
　　　　6.1.3 CPU中的主要寄存器
　　　　6.1.4 操作控制器
　　6.2 指令的執(zhí)行過程
　　　　6.2.1 三個周期的概念
　　　　6.2.2 非訪主存指令的指令周期
　　　　6.2.3 直接訪主存指令的指令周期
　　　　6.2.4 間接訪主存指令的指令周期
　　　　6.2.5 轉(zhuǎn)移控制指令的指令周期
　　　　6.2.6 指令周期流程圖
　　6.3 時序部件
　　6.4 操作控制器
　　　　6.4.1 微程序控制器
　　　　6.4.2 組合邏輯控制器
　　6.5 指令級流水線
　　　　6.5.1 指令級流水的原理
　　　　6.5.2 流水線的性能
　　　　6.5.3 影響流水線性能的因素
　　6.6 微處理器中的新技術(shù)
　　本章小結(jié)
　　習(xí)題6

第7章 總線系統(tǒng)
　　7.1 總線系統(tǒng)與結(jié)構(gòu)
　　　　7.1.1 總線概述
　　　　7.1.2 總線的連接方式
　　　　7.1.3 總線的內(nèi)部結(jié)構(gòu)
　　　　7.1.4 總線結(jié)構(gòu)對計(jì)算機(jī)系統(tǒng)性能的影響
　　7.2 總線接口
　　　　7.2.1 總線接口的基本概念
　　　　7.2.2 總線的控制與通信
　　　　7.2.3 總線的信息傳送模式
　　7.3 微型計(jì)算機(jī)常用總線
　　本章小結(jié)
　　習(xí)題7

第8章 計(jì)算機(jī)的外圍設(shè)備
　　8.1 計(jì)算機(jī)外圍設(shè)備概述
　　　　8.1.1 外圍設(shè)備的分類
　　　　8.1.2 外圍設(shè)備的一般功能
　　　　8.1.3 外圍設(shè)備和計(jì)算機(jī)的連接方式
　　8.2 輸入設(shè)備
　　8.3 輸出設(shè)備——顯示器
　　　　8.3.1 顯示設(shè)備的分類與相關(guān)概念
　　　　8.3.2 字符顯示器
　　　　8.3.3 圖形和圖像顯示
　　8.4 輸出設(shè)備——打印機(jī)
　　8.5 硬磁盤存儲設(shè)備
　　　　8.5.1 硬磁盤存儲器的結(jié)構(gòu)與分類
　　　　8.5.2 硬磁盤驅(qū)動器及硬磁盤控制器
　　　　8.5.3 硬磁盤存儲器的技術(shù)指標(biāo)
　　　　8.5.4 硬磁盤的NCQ技術(shù)
　　8.6 磁盤陣列
　　　　8.6.1 RAID概述
　　　　8.6.2 RAID的分級
　　　　8.6.3 RAID技術(shù)的應(yīng)用
　　　　8.6.4 固態(tài)硬盤RAID技術(shù)
　　8.7 光盤存儲設(shè)備
　　8.8 閃速存儲器
　　本章小結(jié)
　　習(xí)題8

第9章 輸入/輸出系統(tǒng)
　　9.1 輸入/輸出系統(tǒng)概論
　　　　9.1.1 輸入/輸出設(shè)備的編址
　　　　9.1.2 I/O接口的功能與分類
　　9.2 程序直接控制方式
　　9.3 程序中斷方式
　　　　9.3.1 中斷的概念及應(yīng)用
　　　　9.3.2 中斷概述
　　　　9.3.3 中斷源判別
　　　　9.3.4 中斷處理過程
　　　　9.3.5 程序中斷設(shè)備接口
　　9.4 DMA輸入/輸出方式
　　　　9.4.1 DMA的三種工作方式
　　　　9.4.2 DMA控制器的組成
　　　　9.4.3 DMA的傳送過程
　　　　9.4.4 DMA接口
　　9.5 通道控制方式和外圍處理器方式
　　本章小結(jié)
　　習(xí)題9

參考文獻(xiàn)