隨著計(jì)算機(jī)技術(shù)和半導(dǎo)體技術(shù)的發(fā)展，特別是隨著FPGA（現(xiàn)場(chǎng)可編輯程門(mén)陣列）及其硬件描述語(yǔ)言的使用頻率不斷增高，傳統(tǒng)的數(shù)字電路教學(xué)及實(shí)驗(yàn)已不能適應(yīng)現(xiàn)代電子技術(shù)的不斷發(fā)展。
本書(shū)是為“數(shù)字電路”課程編寫(xiě)的基于FPGA平臺(tái)的實(shí)驗(yàn)教材，宗旨是希望能在傳統(tǒng)實(shí)驗(yàn)和計(jì)算機(jī)輔助設(shè)計(jì)工具的實(shí)際應(yīng)用之間提供一種恰到好處的平衡，主要內(nèi)容由基于傳統(tǒng)實(shí)驗(yàn)平臺(tái)實(shí)驗(yàn)＋基于FPGA平臺(tái)實(shí)驗(yàn)兩部分共同組成�；�于傳統(tǒng)實(shí)驗(yàn)平臺(tái)的驗(yàn)證性實(shí)驗(yàn)選取的是經(jīng)典的傳統(tǒng)試驗(yàn)，其難度循序漸進(jìn)，直觀形象，符合學(xué)生的認(rèn)知梯度，由學(xué)生分別在2～3周內(nèi)完成，作為基本技能訓(xùn)練。基于FPGA平臺(tái)實(shí)驗(yàn)運(yùn)用計(jì)算機(jī)輔助設(shè)計(jì)工具,可以讓學(xué)生了解自動(dòng)化設(shè)計(jì)技術(shù)的優(yōu)點(diǎn)與趨勢(shì)。這個(gè)部分結(jié)合理論課程基本概念設(shè)計(jì)了許多由簡(jiǎn)到難的漸進(jìn)式實(shí)驗(yàn)項(xiàng)目。這些項(xiàng)目涉及一些簡(jiǎn)單的電路設(shè)計(jì),我們用原理圖或硬件語(yǔ)言文本方式均可完成這些電路的設(shè)計(jì)。在基本概念建立起來(lái)之后,教師要引導(dǎo)學(xué)生掌握項(xiàng)目的實(shí)現(xiàn)方法，了解電路的多樣性及可移植性，后期可以很方便地拓展實(shí)現(xiàn)一些比較復(fù)雜的案例，甚至進(jìn)行自主創(chuàng)新性設(shè)計(jì)，這是傳統(tǒng)實(shí)驗(yàn)很難實(shí)現(xiàn)的。
本書(shū)使用的FPGA平臺(tái)實(shí)驗(yàn)主要采用基于Xilinx Artix 7系列芯片的Basys3板卡或者EGo1開(kāi)發(fā)板，當(dāng)然選其他的FPGA開(kāi)發(fā)板也是可以的。
本書(shū)中使用的計(jì)算機(jī)輔助設(shè)計(jì)工具即開(kāi)發(fā)軟件是Xilinx公司的Vivado軟件。Vivado能自動(dòng)地把設(shè)計(jì)映射到Xilinx公司的FPGA中。學(xué)生可以進(jìn)行功能仿真,也可以對(duì)最終電路進(jìn)行詳細(xì)的時(shí)序仿真。如果仿真成功，下載后可以在真實(shí)的芯片中實(shí)現(xiàn)設(shè)計(jì)。
Vivado提供了兩種設(shè)計(jì)輸入工具:硬件描述語(yǔ)言(HDL)和電路原理圖。在本書(shū)中,第3章提供了電路原理圖輸入設(shè)計(jì)的大量例子。FPGA 開(kāi)發(fā)流程比較復(fù)雜，加之Vivado軟件純英文的界面，這對(duì)大二的學(xué)生來(lái)說(shuō)都是不可小視的難點(diǎn)。如果實(shí)驗(yàn)可以繞開(kāi)硬件描述語(yǔ)言，調(diào)用IP核，只做電路原理圖，那么這對(duì)于課時(shí)緊張的學(xué)校是一種可行的選擇。但是不能回避基于硬件描述語(yǔ)言的設(shè)計(jì),因?yàn)檫@種方法在實(shí)際應(yīng)用中效率最高。本書(shū)第4章詳細(xì)地描述了基于Verilog語(yǔ)言的大量實(shí)驗(yàn)案例，相信學(xué)生掌握了這些，可以了解現(xiàn)代數(shù)字電路的設(shè)計(jì)方法,為成為數(shù)字電路設(shè)計(jì)師打下堅(jiān)實(shí)的基礎(chǔ)。本書(shū)主要內(nèi)容如下。
第1章介紹實(shí)驗(yàn)硬件平臺(tái)和軟件平臺(tái)，使同學(xué)們快速認(rèn)識(shí)并使用平臺(tái)。
第2章保留了三個(gè)傳統(tǒng)實(shí)驗(yàn)，測(cè)試實(shí)物芯片參數(shù)指標(biāo)，使同學(xué)們對(duì)芯片有直觀的認(rèn)識(shí)，完成基礎(chǔ)型實(shí)驗(yàn)。
第3章為IP核調(diào)用，用原理圖輸入法、HDL語(yǔ)言零基礎(chǔ)完成綜合設(shè)計(jì)型實(shí)驗(yàn)。這部分是整本書(shū)的核心部分，不光有三變量表決電路、四路競(jìng)賽搶答器這樣的單一實(shí)驗(yàn)，更有數(shù)字鐘這樣的大型完整案例。這里，數(shù)字鐘案例被拆分成顯示譯碼、計(jì)數(shù)器、二進(jìn)制計(jì)數(shù)器顯示等由簡(jiǎn)到難的實(shí)驗(yàn)項(xiàng)目。
第4章給出第3章對(duì)應(yīng)實(shí)驗(yàn)的Verilog代碼，供同學(xué)們學(xué)習(xí)，在理解的基礎(chǔ)上修改代碼完成對(duì)應(yīng)綜合設(shè)計(jì)型實(shí)驗(yàn)。這章由容易理解的實(shí)驗(yàn)案例入手，弱化HDL語(yǔ)法，同學(xué)們不再感到枯燥乏味，而是覺(jué)得水到渠成。當(dāng)然這部分也給出了有限狀態(tài)機(jī)三進(jìn)程模板，以供同學(xué)們完成對(duì)應(yīng)拓展創(chuàng)新型實(shí)驗(yàn)。
教學(xué)中，本書(shū)中的所有實(shí)驗(yàn)可以在一個(gè)學(xué)期內(nèi)完成；如果課時(shí)不夠，實(shí)驗(yàn)也可以在半個(gè)學(xué)期內(nèi)完成 (只講解第1～3章，不講解第4章)。當(dāng)然，本書(shū)不僅適用于“數(shù)字電路”課程，還適用于一般的EDA（電子設(shè)計(jì)自動(dòng)化）設(shè)計(jì)課程。
本書(shū)的編寫(xiě)工作，在Xilinx大學(xué)計(jì)劃的支持下進(jìn)行，獲得了大量的軟硬件平臺(tái)資料，西南民族大學(xué)電子教研室亦給予了很多幫助，在此一并表示感謝。本書(shū)第1章、附錄由肖建平執(zhí)筆，第2章由楊麗執(zhí)筆，第3章、第4章由王術(shù)群執(zhí)筆。全書(shū)由王術(shù)群統(tǒng)稿。
由于編者水平有限，書(shū)中難免有疏漏之處，請(qǐng)讀者提出寶貴意見(jiàn)，以便于本書(shū)修訂和完善。