目 錄

第1章 計(jì)算機(jī)系統(tǒng)組成 1
1.1 計(jì)算機(jī)的發(fā)展概況及應(yīng)用領(lǐng)域 1
1.1.1 計(jì)算機(jī)的發(fā)展歷史 1
1.1.2 CPU的發(fā)展與制造簡(jiǎn)介 3
1.1.3 計(jì)算機(jī)的應(yīng)用領(lǐng)域 5
1.2 計(jì)算機(jī)系統(tǒng)的物理組成及特點(diǎn) 7
1.3 計(jì)算機(jī)系統(tǒng)的邏輯組成及特點(diǎn) 8
1.3.1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu) 8
1.3.2 馮·諾依曼體系結(jié)構(gòu) 9
1.3.3 計(jì)算機(jī)系統(tǒng)的兩大功能
控制與運(yùn)算 11
1.3.4 計(jì)算機(jī)程序的執(zhí)行過(guò)程 12
1.4 計(jì)算機(jī)系統(tǒng)的主要性能指標(biāo) 12
1.4.1 計(jì)算機(jī)的主要性能指標(biāo) 12
1.4.2 CPU的主要性能指標(biāo) 13
本章小結(jié) 15
復(fù)習(xí)思考題 15
第2章 計(jì)算機(jī)系統(tǒng)的運(yùn)算功能 18
2.1 數(shù)值信息與文本信息的表示 18
2.1.1 計(jì)算機(jī)中常用的計(jì)數(shù)制 18
2.1.2 數(shù)值信息 21
2.1.3 文本信息 25
2.2 算術(shù)運(yùn)算 28
2.2.1 進(jìn)借位 28
2.2.2 溢出 29
2.3 邏輯運(yùn)算 31
2.4 運(yùn)算的電路實(shí)現(xiàn) 33
2.4.1 門(mén)電路 33
2.4.2 典型邏輯器件 35
本章小結(jié) 41
復(fù)習(xí)思考題 41
第3章 中央處理器 43
3.1 CPU的功能和組成 43
3.1.1 CPU的功能 43
3.1.2 CPU的內(nèi)部組成 44
3.2 8086/8088的編程結(jié)構(gòu) 47
3.2.1 執(zhí)行單元 48
3.2.2 總線接口單元 49
3.3 Intel 80x86微處理器的演進(jìn)之路 51
3.3.1 80286微處理器 51
3.3.2 80386微處理器 52
3.3.3 80486微處理器 53
3.3.4 Intel Pentium系列微處理器 55
3.3.5 Core系列處理器 58
3.4 Itanium 64位微處理器 58
3.5 8086/8088的寄存器 59
3.6 8086/8088 CPU的引腳及其功能 63
3.6.1 8086/8088的引腳信號(hào) 63
3.6.2 8086/8088的最小模式 65
3.6.3 8086/8088的最大模式 69
3.7 8086/8088存儲(chǔ)器組織與I/O組織 73
3.7.1 8086/8088的存儲(chǔ)器組織 73
3.7.2 8086/8088的I/O組織 78
3.8 8086/8088的CPU時(shí)序 78
3.8.1 總線操作周期 78
3.8.2 總線讀操作周期 79
3.8.3 總線寫(xiě)操作周期 82
3.8.4 空閑周期 84
3.8.5 中斷響應(yīng)周期 84
3.8.6 系統(tǒng)復(fù)位和啟動(dòng) 85
本章小結(jié) 86
復(fù)習(xí)思考題 87

第4章 處理器的指令系統(tǒng)與匯編
程序 90
4.1 指令集的派系 90
4.2 機(jī)器語(yǔ)言、匯編語(yǔ)言與高級(jí)語(yǔ)言
指令 92
4.3 匯編指令 93
4.3.1 匯編指令格式 94
4.3.2 操作數(shù)尋址方式 95
4.3.3 常用指令介紹 99
4.4 匯編語(yǔ)言程序設(shè)計(jì) 116
4.4.1 偽指令 116
4.4.2 操作數(shù)的基本組成 126
4.4.3 基本的結(jié)構(gòu)化程序設(shè)計(jì) 129
本章小結(jié) 133
復(fù)習(xí)思考題 133
第5章 計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器 135
5.1 概述 135
5.1.1 存儲(chǔ)器的分類(lèi) 136
5.1.2 存儲(chǔ)器的主要性能指標(biāo) 137
5.1.3 存儲(chǔ)器的分層管理 138
5.2 半導(dǎo)體主存儲(chǔ)器 140
5.2.1 半導(dǎo)體主存儲(chǔ)器的組成
及單元結(jié)構(gòu) 140
5.2.2 存儲(chǔ)器的擴(kuò)展 141
5.2.3 RAM和ROM 143
5.3 高速緩沖存儲(chǔ)器 147
5.4 虛擬存儲(chǔ)器 156
5.5 內(nèi)存技術(shù)的發(fā)展 161
5.6 外存技術(shù)的發(fā)展 164
本章小結(jié) 169
復(fù)習(xí)思考題 169
第6章 計(jì)算機(jī)系統(tǒng)中的數(shù)據(jù)傳送 172
6.1 輸入/輸出接口 172
6.1.1 輸入/輸出接口的概念
和基本功能 173
6.1.2 輸入/輸出端口及編址
方式 176
6.2 數(shù)據(jù)傳送方式 177
6.2.1 無(wú)條件傳送方式 177
6.2.2 軟件查詢(xún)傳送方式 178
6.2.3 中斷傳送方式 180
6.2.4 DMA傳送方式 183
6.2.5 I/O通道控制方式 185
6.3 數(shù)據(jù)傳送的物理通路總線 186
6.3.1 總線分類(lèi) 187
6.3.2 三芯片結(jié)構(gòu)和雙芯片結(jié)構(gòu) 188
6.4 中斷技術(shù) 189
6.4.1 中斷的基本概念 189
6.4.2 中斷的工作過(guò)程 190
6.4.3 中斷優(yōu)先級(jí)及嵌套 192
6.4.4 8259A中斷控制器簡(jiǎn)介 193
本章小結(jié) 202
復(fù)習(xí)思考題 202
第7章 可編程定時(shí)器/計(jì)數(shù)器8253 205
7.1 概述 205
7.1.1 定時(shí)/計(jì)數(shù)系統(tǒng) 205
7.1.2 定時(shí)/計(jì)數(shù)信號(hào)的產(chǎn)生
方法 206
7.2 可編程定時(shí)器/計(jì)數(shù)器的原理 207
7.2.1 可編程定時(shí)器/計(jì)數(shù)器內(nèi)部
結(jié)構(gòu) 207
7.2.2 8253的內(nèi)部結(jié)構(gòu)和引腳
信號(hào) 208
7.2.3 8253的控制寄存器和控制
字格式 212
7.2.4 8253的初始化編程原則 213
7.3 8253的工作模式 215
7.4 8253的基本應(yīng)用 220
本章小結(jié) 224
復(fù)習(xí)思考題 224
第8章 接口芯片 226
8.1 常見(jiàn)外部接口 226
8.1.1 數(shù)字接口和模擬接口 226
8.1.2 串行接口與并行接口 228
8.1.3 物理標(biāo)準(zhǔn)接口 229
8.2 串行通信與串行接口芯片 230
8.2.1 串行通信 231
8.2.2 串行通信接口 237
8.2.3 串行接口芯片8251A 239
8.3 并行通信與并行接口芯片 255
8.3.1 并行通信和并行接口 255
8.3.2 8255A的內(nèi)部結(jié)構(gòu)和引腳
信號(hào) 257
8.3.3 8255A控制字 259
8.3.4 8255A的工作模式 262
8.3.5 8255A的應(yīng)用 273
8.4 模擬信號(hào)的輸入與輸出 279
8.4.1 概述 279
8.4.2 A/D轉(zhuǎn)換器 280
8.4.3 D/A轉(zhuǎn)換器 289
本章小結(jié) 297
復(fù)習(xí)思考題 297
參考文獻(xiàn)與鏈接 299