第1章 eda技術(shù)概述
1.1  eda技術(shù)
1.1.1 eda技術(shù)的概念
1.1.2 eda技術(shù)的特點(diǎn)
1.1.3 eda技術(shù)的發(fā)展
1.2  eda技術(shù)的知識(shí)體系
1.2.1 eda技術(shù)的主要內(nèi)容
1.2.2 可編程邏輯器件
1.2.3 可編程邏輯語(yǔ)言
1.2.4 eda開發(fā)工具
1.3  eda設(shè)計(jì)流程
1.3.1 設(shè)計(jì)輸入
1.3.2 綜合
1.3.3 適配
1.3.4 仿真
1.3.5 編程下載
1.3.6 硬件驗(yàn)證
1.4  eda技術(shù)的設(shè)計(jì)方法
1.4.1 基于vhdl的自頂向下的設(shè)計(jì)方法
1.4.2 eda設(shè)計(jì)方法與傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法的比較
1.4.3 基于ip的設(shè)計(jì)
1.5 給初學(xué)者的學(xué)習(xí)建議
本章小結(jié)
習(xí)題

第2章 可編程邏輯器件基礎(chǔ)
2.1 可編程邏輯器件概述
2.1.1 數(shù)字集成電路的分類
2.1.2 可編程邏輯器件的理論基礎(chǔ)
2.1.3 可編程邏輯器件的發(fā)展歷程
2.1.4 可編程邏輯器件的分類
2.1.5 可編程邏輯器件的發(fā)展趨勢(shì)
2.2 簡(jiǎn)單pld基本結(jié)構(gòu)原理
2.3 cpld和fpga的基本結(jié)構(gòu)
2.3.1 cpld的基本結(jié)構(gòu)
2.3.2  fpga的基本結(jié)構(gòu)
2.4 cpld和fpga的比較
2.5 cpld和fpga的編程與配置技術(shù)
2.5.1 altere公司的下載電纜
2.5.2  altera公司fpga器件的編程／配置模式
2.6 可編程邏輯器件主要生產(chǎn)廠商及典型器件
本章小結(jié)
習(xí)題

第3章 vhdl程序初步--程序結(jié)構(gòu)
3.1 初識(shí)vhdl程序
3.2  vhdl體系結(jié)構(gòu)概述
3.2.1 vhdl體系結(jié)構(gòu)
3.2.2 庫(kù)、程序包
3.2.3 實(shí)體
3.2.4 結(jié)構(gòu)體
3.2.5 配置
3.3 結(jié)構(gòu)體描述方式
3.3.1 行為描述方式
3.3.2 數(shù)據(jù)流描述方式
3.3.3 結(jié)構(gòu)描述方式
3.4 d觸發(fā)器的vhdl描述概述
3.4.1 d觸發(fā)器的vhdl描述
3.4.2 不完整條件語(yǔ)句
本章小結(jié)
習(xí)題

第4章 vhdl基礎(chǔ)
4.1 vhdl的語(yǔ)言要素
4.1.1 vhdl文字規(guī)則
4.1.2 數(shù)據(jù)對(duì)象
4.1.3 vhdl數(shù)據(jù)類型
4.1.4  vhdl數(shù)據(jù)類型轉(zhuǎn)換
4.1.5 vhdl運(yùn)算符
4.2  vhdl語(yǔ)句
4.2.1  vhdl的順序語(yǔ)句
4.2.2  vhdl的并行語(yǔ)句
4.2.3  vhdl的屬性語(yǔ)句
本章小結(jié)
習(xí)題

第5章 quartus ii集成開發(fā)軟件初步
5.1  quartus ii軟件概述
5.1.1 quartus ii軟件開發(fā)流程
5.1.2 quartus ii軟件的特點(diǎn)
5.1.3 quartus ii軟件的圖形用戶界面
5.2 原理圖編輯方法
5.2.1 半加器電路輸入與編輯
5.2.2 半加器的綜合
5.2.3 半加器的仿真
5.2.4 半加器的編程下載
5.3 用文本編輯方法設(shè)計(jì)編碼器
5.3.1 8線-3線編碼器的文本輸入與編輯
5.3.2 綜合與仿真
5.3.3 生成符號(hào)文件和rtl閱讀器
5.4 modelsim軟件應(yīng)用
5.4.1 modelsim軟件的使用方法
5.4.2 使用modelsim仿真 quartus ii已有文件
5.4.3  modelsim的時(shí)序仿真
本章小結(jié)
習(xí)題

第6章 vhdl設(shè)計(jì)方法
6.1 自底向上混合設(shè)計(jì)--六十進(jìn)制計(jì)數(shù)器設(shè)計(jì)
6.2 自頂向下混合設(shè)計(jì)
6.2.1 十六進(jìn)制計(jì)數(shù)譯碼顯示電路設(shè)計(jì)
6.2.2 一位全加器的自頂向下混合設(shè)計(jì)
本章小結(jié)
習(xí)題

第7章 有限狀態(tài)機(jī)設(shè)計(jì)
7.1 有限狀態(tài)機(jī)概述
7.1.1 有限狀態(tài)機(jī)的概念和分類
7.1.2 有限狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換圖
7.1.3 有限狀態(tài)機(jī)的設(shè)計(jì)流程
7.1.4 有限狀態(tài)機(jī)的vhdl描述
7.2 moore型狀態(tài)機(jī)
7.2.1 三進(jìn)程描述
7.2.2 雙進(jìn)程描述
7.2.3 單進(jìn)程描述
7.3 mealy型狀態(tài)機(jī)
7.4 設(shè)計(jì)實(shí)例--十字路口交通燈控制器
7.5 quartus軟件狀態(tài)圖輸入法
本章小結(jié)
習(xí)題

第8章 宏功能模塊及應(yīng)用
8.1  quartus ii宏功能模塊概述
8.2 宏功能模塊定制管理器
8.2.1 宏功能模塊定制管理器的使用
8.2.2 8位加法計(jì)數(shù)器的定制
8.2.3 宏功能模塊定制管理器文件
8.3 宏功能模塊的應(yīng)用
8.3.1 arithmetic宏功能模塊
8.3.2  gates宏功能模塊
8.3.3 i／o宏功能模塊
8.3.4  memory compiler宏功能模塊
本章小結(jié)
習(xí)題

第9章 vhdl基本邏輯電路設(shè)計(jì)
9.1 基本組合邏輯電路設(shè)計(jì)
9.1.1 門電路設(shè)計(jì)
9.1.2 編碼器設(shè)計(jì)
9.1.3 譯碼器設(shè)計(jì)
9.1.4 加、減法器設(shè)計(jì)
9.1.5 雙向電路和三態(tài)控制電路設(shè)計(jì)
9.1.6  rom設(shè)計(jì)
9.1.7 乘法器設(shè)計(jì)
9.2 基本時(shí)序邏輯電路設(shè)計(jì)
9.2.1 觸發(fā)器設(shè)計(jì)
9.2.2 移位寄存器設(shè)計(jì)
9.2.3 計(jì)數(shù)器設(shè)計(jì)
9.2.4 分頻器設(shè)計(jì)
本章小結(jié)
習(xí)題

第10章 接口電路設(shè)計(jì)
10.1 led控制電路設(shè)計(jì)
10.1.1 基礎(chǔ)知識(shí)
10.1.2 12路彩燈控制器的設(shè)計(jì)
10.1.3 彩燈控制電路的設(shè)計(jì)
10.2 蜂鳴器控制電路設(shè)計(jì)
10.2.1 基礎(chǔ)知識(shí)
10.2.2 蜂鳴器控制電路的設(shè)計(jì)
10.3 撥碼開關(guān)控制電路設(shè)計(jì)
10.3.1 基礎(chǔ)知識(shí)
10.3.2 撥碼開關(guān)控制電路的設(shè)計(jì)
10.4 按鍵消抖電路設(shè)計(jì)
10.4.1 同步整形消抖電路的設(shè)計(jì)
10.4.2 計(jì)數(shù)法消抖電路的設(shè)計(jì)
10.5 數(shù)碼管控制電路設(shè)計(jì)
10.5.1 基礎(chǔ)知識(shí)
10.5.2 靜態(tài)數(shù)碼管顯示電路的設(shè)計(jì)
10.5.3 動(dòng)態(tài)數(shù)碼管掃描顯示電路的設(shè)計(jì)
10.6 矩陣鍵盤控制電路設(shè)計(jì)
10.6.1 基礎(chǔ)知識(shí)
10.6.2 矩陣鍵盤掃描電路的設(shè)計(jì)
10.7 8x8點(diǎn)陣顯示控制電路設(shè)計(jì)
10.7.1 基礎(chǔ)知識(shí)
10.7.2 行掃描8x8點(diǎn)陣數(shù)碼管顯示電路的設(shè)計(jì)
10.7.3 列掃描16x16點(diǎn)陣數(shù)碼管顯示電路的設(shè)計(jì)
本章小結(jié)
習(xí)題
參考文獻(xiàn)