本書(shū)首先對(duì)3D堆疊集成電路的測(cè)試基本概念、基本思路方法，以及測(cè)試中面臨的挑戰(zhàn)進(jìn)行了詳細(xì)的論述；討論了晶圓與存儲(chǔ)器的配對(duì)方法，給出了用于3D存儲(chǔ)器架構(gòu)的制造流程示例；詳細(xì)地介紹了基于TSV的BIST和探針測(cè)試方法及其可行性；此外，本書(shū)還考慮了可測(cè)性硬件設(shè)計(jì)的影響并提出了一個(gè)利用邏輯分解和跨芯片再分配的時(shí)序優(yōu)化的3D堆疊集成電路優(yōu)化流程；最后討論了實(shí)現(xiàn)測(cè)試硬件和測(cè)試優(yōu)化的各種方法。